cmos运算放大器学位论文

西南大学本科毕业论文（设计）

目 录
摘要 ....... .................................................. .......... 5

Abstract .................... ............................................ 6

0 文献综述 ...................................... ...................... 6

0.1 集成电路概述 ..... .............................................. 7

0.2 集成电路的发展 ................................................. 7

0.3 集成电路应用领域 ............................................... 8

0.4 CMOS集成电路 ............................................... 11

0.5 运算放大器 ............................ ........................ 11

0.6 CMOS运算放大器 ............................................. 12

1 引言 ................................. .............................. 12

1.1 运算放大器简介 ................................................ 13

1.2 本文研究内容 .................................................. 14

2 CMOS运算放大器 .......................... ......................... 14

2.1 CMOS运算放大器简介 .......................................... 14

2.2 CMOS运算放大器的设计流程 .................................... 14

3 CMOS运算放大器电路设计 ........................................... 15

3.1 电路的PSpice模拟及理论计算 ................................... 16

3.2 电路结构分析及参数调试 ........................................ 17

3.3 电路仿真 .................................... .................. 17

4 CMOS 运算放大器版图设计 .......................................... 27

4.1 版图设计流程 ................................... ................ 27

4.2 工艺设计规则 ........... ........................................ 28

4.3 单元器件的绘制——图元 ......................................... 29

4.4 CMOS放大器的版图设计 ........................................ 33

4.5 T-Spice仿真 ............................... .................... 36

5 总结 ............ .................................................. . 40

1

西南大学本科毕业论文（设计）
参考文献 .................................................. ............ 41

致谢 ....................... ........................................... 43

2

西南大学本科毕业论文（设计）

毕业设计（论文）原创性声明和使用授权说明

原创性声明
本人郑重承诺 ：所呈交的毕业设计（论文），是我个人在指导教师的
指导下进行的研究工作及取得的成果。尽我所知， 除文中特别加以标注
和致谢的地方外，不包含其他人或组织已经发表或公布过的研究成果，
也不 包含我为获得 及其它教育机构的学位或学历而使用过的
材料。对本研究提供过帮助 和做出过贡献的个人或集体，均已在文中作
了明确的说明并表示了谢意。
作 者 签 名： 日 期：
指导教师签名： 日 期：

使用授权说明

本人完全了解 大学关于收集、保存、使用 毕业设计（论文）
的规定，即：按照学校要求提交毕业设计（论文）的印刷本和电子版本；
学校 有权保存毕业设计（论文）的印刷本和电子版，并提供目录检索与
阅览服务；学校可以采用影印、缩印、 数字化或其它复制手段保存论文；
在不以赢利为目的前提下，学校可以公布论文的部分或全部内容。
作者签名： 日 期：
3

西南大学本科毕业论文（设计）
学位论文原创性声明
本人郑重声明 ：所呈交的论文是本人在导师的指导下独立进行研究所
取得的研究成果。除了文中特别加以标注引用的内 容外，本论文不包含
任何其他个人或集体已经发表或撰写的成果作品。对本文的研究做出重
要贡 献的个人和集体，均已在文中以明确方式标明。本人完全意识到本
声明的法律后果由本人承担。

作者签名： 日期： 年 月 日

学位论文版权使用授权书
本学位论文作者完全了解学校有关保留、使用学位论文的规定，同意
学校保留并向国家有关部门或机构送交论文的复印件和电子版，允许论
文被查阅和借阅。本人授 权 大学可以将本学位论文的全部
或部分内容编入有关数据库进行检索，可以采用影印 、缩印或扫描等复
制手段保存和汇编本学位论文。
涉密论文按学校规定处理。

作者签名： 日期： 年 月 日
导师签名： 日期： 年 月 日

4

西南大学本科毕业论文（设计）
CMOS运算放大器


摘要
：
CMOS全称Complementary Metal Oxide Sem iconductor,即互补金属氧化物半导
体，是一种大规模应用于集成电路芯片制造的原料。CM OS加工工艺使得电路拥有低功
耗的特点，由于CMOS中一堆MOS组成的门电路在电路工作的瞬间要 么是NMOS导通、
要么是PMOS导通、要么都截止，因此效率很高，功耗很低。
CMOS 运算放大器由于具有可靠性高、成本低廉、调试方便，在电子电路的各个领
域中应用都相当广泛，当今9 9%的数字系统采用CMOS工艺实现。因此CMOS运放成为了
研究热点。
本文着重论述C MOS运算放大器的设计与仿真，论文中主要研究了以下几方面的
关键问题：一、CMOS运算放大器的 电路结构；二、CMOS运算放大器的电路参数；三、
CMOS运算放大器的L-Edit仿真。 本人对CMOS运放电路采用了pspice软件设计电路结构，计算并调试参数、最后
采用了L- Edit软件绘制了版图。
关键词
：
CMOS、运算放大器、电路模拟、版图设计。








The CMOS operational amplifier

Huang Haibin
5

西南大学本科毕业论文（设计）
College of Engineering and Technology, Southwest University, Chongqing 400715, China

Abstract
:
The full name of CMOS Complementary Metal Oxide Semiconductor, which is
complementary metal oxide semiconductor, is a large-scale integrated circuit chip
manufacturing raw materials. The characteristics of CMOS technology makes the circuit has
low power consumption, because the gate circuit composed of a CMOS MOS in the circuit
moments or NMOS conduction, or is the PMOS conduction, or stop, so the efficiency is very
high, the power consumption is very low.
The CMOS operational amplifier with high reliability, low cost, convenient debugging,
in various fields of the electronic circuits are widely used, digital system in 99% with CMOS
technology. So the CMOS operational amplifier has become the hot spot of research.
This paper focuses on the design and Simulation of CMOS operational amplifier, this
paper mainly studies the key problems in the following aspects: the circuit structure, CMOS
operational amplifier circuit parameters; two, CMOS operational amplifier; simulation of
L-Edit three, CMOS operational amplifier.
I use the PSPICE software to design the circuit structure of CMOS operational
amplifier circuit, debug the parameters, calculation and finally use the L-Edit software to
draw the layout.
Keywords
:
CMOS, operational amplifier, design, simulation.






0文献综述

6

西南大学本科毕业论文（设计）
0.1 集成电路概述
所谓集成电路（IC），就是在一块极小的硅单晶片上，利用半导体工 艺制作上许
多晶体二极管、三极管及电阻、电容等元件，并连接成完成特定电子技术功能的电子
电路。从外观上看，它已成为一个不可分割的完整器件，集成电路在体积、重量、耗
电、寿命、可靠性及 电性能方面远远优于晶体管元件组成的电路，目前为止已广泛应
用于电子设备、仪器仪表及电视机、录像 机等电子设备中。
[1]

0.2 集成电路的发展
集成电路的发展经历了 一个漫长的过程，以下以时间顺序，简述一下它的发展过
程。1906年，第一个电子管诞生；1912 年前后，电子管的制作日趋成熟引发了无线
电技术的发展；1918年前后，逐步发现了半导体材料；1 920年，发现半导体材料所
具有的光敏特性；1932年前后，运用量子学说建立了能带理论研究半导 体现象；1956
年，硅台面晶体管问世；1960年12月，世界上第一块硅集成电路制造成功；19 66
年，美国贝尔实验室使用比较完善的硅外延平面工艺制造成第一块公认的大规模集成
电路。 1988年：16MDRAM问世，1平方厘米大小的硅片上集成有3500万个晶体管，
标志着进入超 大规模集成电路阶段的更高阶段。1997年：300MHz奔腾Ⅱ问世,采用
0.25μｍ工艺，奔腾 系列芯片的推出让计算机的发展如虎添翼，发展速度让人惊叹。
2009年：intel酷睿i系列全新 推出，创纪录采用了领先的32纳米工艺，并且下一
代22纳米工艺正在研发。
[2]
集成电路制作工艺的日益成熟和各集成电路厂商的不断
竞争，使集成电路发挥了它更大的功能，更好的服 务于社会。由此集成电路从产生到
成熟大致经历了如下过程：电子管——晶体管——集成电路——超大规 模集成电路

1) 集成电路的前奏——电子管、晶体管
电子管，是一种在气密性封 闭容器中产生电流传导，利用电场对真空中的电子流
的作用以获得信号放大或振荡的电子器件。由于电子 管体积大、功耗大、发热厉害、
寿命短、电源利用效率低、结构脆弱而且需要高压电源的缺点，很快就不 适合发展的
需求，就没躲过被淘汰的命运。
晶体管，是一种固体半导体器件，可以用于检波、 整流、放大、开关、稳压、信
号调制和许多其它功能。晶体管很快就成为计算机“理想的神经细胞”，从 而得到广
7

西南大学本科毕业论文（设计）
泛的使用。
[3]
虽然晶体管的功能比电子管大了很多，但由于电子信息技术的发展，晶
体管也越来越不适 合科技的发展，随之出现的就是能力更强的集成电路了。
0.3 集成电路应用领域
1) 在计算机的应用
随着集成了上千甚至上万个电子元件的大规模集成电路和超大规模集成电路的
出现，电子计算机发展进入了第四代。第四代计算机的基本元件是大规模集成电路，
甚至超大规模集成电 路，集成度很高的半导体存储器替代了磁芯存储器，运算速度可
达每秒几百万次，甚至上亿次基本运算。
计算机主要部分几乎都和集成电路有关，CPU、显卡、主板、内存、声卡、网卡、
光驱等等， 无不与集成电路有关。并且专家通过最新技术把越来越多的元件集成到一
块集成电路板上，并使计算机拥 有了更多功能，在此基础上产生许多新型计算机，如
掌上电脑、指纹识别电脑、声控计算机等等。随着高 新技术的发展必将会有越来越多
的高新计算机出现在我们面前。
2) 在通信上的应用 集成电路在通信中应用广泛，诸如通信卫星，手机，雷达等，我国自主研发的“北
斗”导航系统就是 其中典型一例。
“北斗”导航系统是我国具有自主知识产权的卫星定位系统，与美国G P S、俄
罗斯格罗纳斯、欧盟伽利略系统并称为全球4 大卫星导航系统。它的研究成功，打
破了卫星定位导航应用市场由国外GPS 垄断的局面。前不久，我 国已成功发射了第
二代北斗导航试验卫星，未来将形成由5颗静止轨道卫星和30 颗非静止轨道卫星
组成的网络，我国自主卫星定位导航正在由试验向应用快速发展。
将替代“ 北斗”导航系统内国外芯片的“领航一号”，还可广泛应用于海陆空交
通运输、有线和无线通信、地质勘 探、资源调查、森林防火、医疗急救、海上搜救、
精密测量、目标监控等领域。
近年来,随着 高新技术的迅猛发展,雷达技术有了较大的发展空间,雷达与反雷达
的相对平衡状态不断被打破。有源相 控阵是近年来正在迅速发展的雷达新技术,它将
成为提高雷达在恶劣电磁环境下对付快速、机动及隐身目 标的一项关键技术。有源相
8

西南大学本科毕业论文（设计）
控 阵雷达是集现代相控阵理论、超大规模集成电路、高速计算机、先进固态器件及光
电子技术为一体的高新 技术产物。
相比之下毫米波雷达具有导引精度高、抗干扰能力强、多普勒分辨率高、等离子
体 穿透能力强等特点；因此其广泛的用于末制导、引信、工业、医疗等方面。无论是
军用还是民用，都对毫 米波雷达技术有广泛的需求，远程毫米波雷达在发展航天事业
上有广泛的应用前景，是解决对远距离、多 批、高速飞行的空间目标的精细观测和精
确制导的关键手段。可以预料各种战术、战略应用的毫米波雷达 将逐渐增多。
3) 在医学上的应用
随着社会的发展和科学技术的不断进步，人们对医疗健 康、生活质量、疾病护理
等方面提出了越来越高的要求。同时，依托于高新领域电子技术的各种治疗和监 护手
段越来越先进，也使得医疗产品突破了以往观念的约束和限制，在信息化、微型化、
实用化 等方面得到了长足发展。诸多专家从医疗健康领域的需求分析入手，从集成电
路技术的角度对医疗健康领 域的应用的关键技术（现状和前景）做了大致的分析探讨。
随着集成电路越来越多的渗入现代医学，现 代医学有了长足进步。在医学管理方
面IC卡医疗仪器管理系统就是典型代表。IC卡医疗仪器管理系统 集I C 卡、监控、
计算机网络管理于一体，凭卡检查，电子自动计时计次，可实现充值、打印，报表 功
能。系统性能稳定，运行可靠；控制医疗外部关键部位，不与医疗仪器内部线路连接，
不影响 医疗仪器性能，不产生任何干扰；管理机与智能床有机结合，分析计次；影像
系统自动识别，有效解决病 人复查问题；轻松实现网络化管理，可随时查阅档案记录，
统计任意时间内的就医人数。
在健 康应用方面，临时心脏起搏器作为治疗各种病因导致的一过性缓慢型心律失
常及植入永久心脏起搏器前的 过渡性治疗，已广泛应用于临床工作，技术成熟。在非
心脏的外科手术患者中合并有心动过缓及传导阻滞 者，在围手术期可因为麻醉、药物
及手术的影响，加重心动过缓及传导阻滞，增加了手术风险，限制了外 科手术的开展，
而植入临时心脏起搏器可有效解决上述问题，增加此类患者围手术期的安全性。
磁振造影仪是一种新型医疗设备，对于治疗许多疾病有它独特的功效。磁振造影
仪（MRI）是利用磁 振造影的原理，将人体置于强大均匀的静磁场中，透过特定的无
线电波脉冲来改变区域磁场，藉此激发人 体组织内的氢原子核产生共振现象，而发生
9

西南大学本科毕业论文（设计）
磁矩变化讯号。因为身体中有不同的组织及成 份，性质也各异，所以会产生大小不同
的讯号，再经由计算机运算及变换为影像，将人体的剖面组织构造 及病灶呈现为各种
切面的断层影像。
身体几乎任何部位皆可执行MRI检查，影像非常清晰与 细腻，尤其是对软组织的
显影，不是任何其它医学影像系统所能比拟的。目前常用的MRI影像乃是依据 各组织
内核磁共振讯号所建立的，氢是人体组织中最多的成份，因此MRI影像可诊断各种疾
病 ，包括脑部癌病、水肿、血梗，神经的脱鞘与脂肪不正常分布，铁成份的沉积性疾
病、出血，以及心肌不 正常收缩等。
[4]

MRI的优点除了不须要侵入人体，即可得人体各种结构组织之 任意截面剖面图，
且可获取其它众多的物理参数信息，MRI检查在国内外十几年来至今尚未发现对人体
有任何副作用。
4) 在生活中的应用
提到集成电路我们就不得不提到我们的日常 生活，在我们生活中与集成电路有关
的产品随处可见。手机、电视、数码相机、摄像机等都与我们的生活 关系越来越近。
随着技术的进步和社会的发展，手机以其独特的传播功能，日益成为人们获取信
息、学习知识、交流思想的重要工具，成为文化传播的重要平台。目前，我国已有手
机用户5亿多，形 成以手机为载体的网站、报纸、出版物等新的文化。手机功能和手
机款式也在不断更新，以适应现代人们 生活的要求。各种各样的手机接连问世，从小
灵通到具有摄像功能的高新手机，手机行业正在以惊人冲击 人们的思维和眼界。
在科学技术与信息同步变革的社会发展过程中，电视传播对整个社会的支配影响< br>作用十分明显。由于电视是一种变化多端的实践、技巧和技术，于是家庭本身也变成
了一种家庭技 术的复杂网络。正如电通过电视、电脑、电信技术与外部重新建立新的
联系一样，电视重组了家庭的时间 、空间、家庭闲暇和家庭角色。正因此，电视传播
逐步地融入了大众生活，使人们生活方式和价值观均发 生了深刻的变化。伴随着现代
社会节奏的加快，外界娱乐费用的增涨，电视传播的普及，已经为人们呆在 家中提供
了充足的理由和条件，足不出户却可以感受社会交谈带来的人际交际感觉。
10

西南大学本科毕业论文（设计）
此外，电视传播对于农村家庭的经济发展、社 会的信息流通和大众家庭的教育都
有很大的作用，电视传播也影响了家庭的装修风格与布局，由于电视装 置在家庭中占
据空间的原因，出现了电视装修墙以求美观。
0.4 CMOS集成电路 < br>自1958年美国德克萨斯仪器公司发明集成电路后，随着硅平面技术的发展，二
十世纪六十年代 先后发明了双极型和MOS型两种重要的集成电路，它标志着由电子管
和晶体管制造电子整机的时代发生 了量和质的飞跃。
MOS是：金属-氧化物-半导体结构的晶体管简称MOS晶体管，有P型MOS管 和N
型MOS管之分。由MOS管构成的集成电路称为MOS集成电路，而PMOS管和NMOS管共< br>同构成的互补型MOS集成电路即为CMOS-集成电路（IC）。
[5]

1) 电路原理
CMOS是一种大规模应用于集成电路芯片制造的原料。采用CMOS技术可 以将成对
的金属氧化物半导体场效应管集成在一块硅片上。CMOS的特点是低功耗。由于CMOS中一对MOS组成的门电路在瞬间要么PMOS导通、要么NMOS导通、要么都截止，比线
性的三 极管效率要高得多，因此功耗很低。
0.5 运算放大器
运算放大器是具有很高放大倍数的 电路单元。在实际的电路中，通常结合反馈网
络共同组成某种功能模块，由于早起应用于模拟计算机中用 以实现数学运算，故而得
名“运算放大器”。
1) 运算放大器的发展历史
运算放大器的发展已有40余年的历史，最早的是采用硅NPN工艺，后来改进为
NPN-PN P工艺(标准硅工艺)。在结型场效应管技术成熟后，模拟运算放大器有了质的
飞跃，一方面解决了功耗 的问题，另一方面通过混合模拟与数字电路技术，解决了直
流小信号直接处理的难题。
运算放 大器基本上是电子电路中最常见的电路之一，在电路中主要起着将输入端
的两个电压之间的差放大一定的 倍数已达到设计者的目的。运算放大器的应用非常广
泛，在不同的场合有不同的放大要求，它可以用来做 数学计算、求解微积分方程等，
所以我们研究CMOS运算放大器的设计与优化是非常有意义的。
11

西南大学本科毕业论文（设计）
运算放大器最早设计出来是 用来进行加、减、乘、除的运算，同时也是模拟计算
机的基本构建模块。在电路系统的设计上，理想运算 放大器的用途远不止这些计算。
如今的运算放大器不论是使用真空管或晶体管、分立式或集成电路原件， 它的效能都
逐渐接近理想放大器的要求了。
早期的运算放大器是使用真空管设计的，而现在则 多半是集成电路式的原件。但
是如果集成电路放大器不能满足电路系统对于放大器的需求时，就会利用分 立原件来
实现这些特殊规格的放大器。
[6]

0.6 CMOS运算放大器
运算放大器（运放）实质上是一种高增益的直流放大器。运算放大器主要由差分< br>输入级、中间增益级、推挽输出级以及各级的偏置电路组成。
运算放大器是许多模拟电路及混合 信号系统中的主要部分，具有不同复杂水平的
运放备用来实现从直流偏置的产生到滤波器的高速放大等功 能，运放的设计还提出了
一个挑战，作为电源电压与CMOS工艺的每一个时期的三极管沟道长度按比例 缩小之
间的矛盾。
CMOS运算放大器具有可靠性高，成本低、调试方便，在各个领域的电子 电路中
的应用都非常广泛。
本文是对CMOS运算放大器进行设计与仿真，重点是对CMOS 运放的分析方法与设
计方法进行详细的研究。







1 引言
12

西南大学本科毕业论文（设计）
运算放大器的发展已有40余年的历史，最早的是采用硅NPN工艺，后来改进为
NPN-PN P工艺(标准硅工艺)。在结型场效应管技术成熟后，模拟运算放大器有了质的
飞跃，一方面解决了功耗 的问题，另一方面通过混合模拟与数字电路技术，解决了直
流小信号直接处理的难题。
运算放 大器基本上是电子电路中最常见的电路之一，在电路中主要起着将输入端
的两个电压之间的差放大一定的 倍数已达到设计者的目的。运算放大器的应用非常广
泛，在不同的场合有不同的放大要求，它可以用来做 数学计算、求解微积分方程等，
所以我们研究CMOS运算放大器的设计与优化是非常有意义的。
[7]

1.1 运算放大器简介
1) 运算放大器的分类
在标准硅工 艺中加入了MOS场效应管工艺的运算放大器分为三类。一类是将标准
硅工艺的集成模拟运算放大器的输 入级改为MOS场效应管，比结型场效应管大大提高
运放的开环输入阻抗，顺带提高了通用运放的转换速 度，其它与标准硅工艺的集成模
拟运算放大器类似。典型开环输入阻抗在10^ 12欧姆数量级。典型代表是CA3140。
第二类是采用全MOS场效应管工艺的模拟运算放大器， 它大大降低了功耗，但是
电源电压降低。它的典型开环输入阻抗在10^ 12欧姆数量级。
第三类是采用全MOS场效应管工艺的模拟数字混合运算放大器?采用所谓斩波
稳零技术?主要用于改善 直流信号的处理精度?输入失调电压可以达到 0.01uV?
温度漂移指标目前可以达到0.02pp m。在处理直流信号方面接近理想运放特性。它的
典型开环输入阻抗在10^ 12欧姆数量级。
2) 运算放大器的主要参数
集成运放的参数较多?与本CMOS运算放大器有关主要参数 有输入偏置电流、输
入电流、差模开环直流电压增益、共模抑制比、电源电压抑制比、输出峰-峰值电压 、
最大共模输入电压、最大差模输入电压。单位增益带宽、全功率带宽、差模输入阻抗、
共模输 入阻抗、输出阻抗。
3) 运算放大器的研究现状与发展趋势
现代社会是一个信息化社会在 通信领域里，运放的使用是非常广泛的。在家庭领
域电视机、固话、移动电话、计算机等等一系列电子产 品99%都要用到运放，所以运
13

西南大学本科毕业论文（设计）
放的地位非常重要，业界对运放的研究也下了大功夫。
运放经过了数十年的发展，通过不断的 演变，性能变得越来越好、功耗变得越来
越低、通用性越来越强、集成度越来越高、精度越来越大。目前 的运放主要采用了
CMOS、双极、BICMOS等工艺制造。许多运算放大器系列都提供单通道、双通 道和四
通道三种封装形式,从而为设计提供了最大的灵活性。各种新型封装的电路板占位面
积正 在日益缩小。
同时随着科学技术的不断发展，对运放的要求也更高，这就对运算放大技术提出
了更高的指标、要求放大器在制作工艺上有所突破，使用新的工艺制造出可靠性更强
成本更低的产品是运 放的发展趋势。
[8]

1.2 本文研究内容
单5V电源供电，共模输入 范围1.6V~3.4V；功耗小于100uW；开环增益大于80dB；
单位增益带宽大于2MHz； 相位裕度大于45?。
利用电路仿真软件、设计各MOS管的宽长比（WL）。
利用L- Edit软件进行版图设计。

2 CMOS运算放大器
2.1 CMOS运算放大器简介
运算放大器（运放）实质上是一种高增益的直流放大器。运算放大器主要由差 分
输入级、中间增益级、推挽输出级以及各级的偏置电路组成。
运算放大器是许多模拟电路及 混合信号系统中的主要部分，具有不同复杂水平的
运放备用来实现从直流偏置的产生到滤波器的高速放大 等功能，运放的设计还提出了
一个挑战，作为电源电压与CMOS工艺的每一个时期的三极管沟道长度按 比例缩小之
间的矛盾。
本章主要是对CMOS运放进行分析，重点是对CMOS运放的分析方 法与设计方法进
行详细的研究。
[9]

2.2 CMOS运算放大器的设计流程
CMOS运算放大器的设计给予参数间权衡的方法最终在总的实现中需 要多方面的
折中，所得每一个参数必须是适当的值。
14

西南大学本科毕业论文（设计）
CMOS运算放大器的设计流程一般包括：根 据电路特性要求选定电路结构、电路
模拟、版图设计、版图验证等
电路模拟：根据设计要求的 性能指标及电路结构，用OrCAD软件对电路进行直流、
交流、瞬态分析，并进行性能分析，初步确定 各间的宽长比（WL），再对电路中各级
间的WL进行优化设计，确定满足性能的WL。
根据电路中各器件的WL，利用L-Edit软件进行版图设计，同时进行设计规则
检查（DR C）。版图设计完成后，再从版图中提取网表文件（.spc）。
根据从版图提取的网表文件，用T- Spice软件进行仿真，仿真结果与OrCAD仿
真结果进行比较，如不满足设计指标，则修改电路或 版图，再进行（1）或（2），再
做仿真比较，直到满足需要为止。

图2.2 设计流程
Fig. 2.2 the design process

3 CMOS运算放大器电路设计
15

西南大学本科毕业论文（设计）
3.1 电路的PSpice模拟及理论计算
vdd
M1ppa
pmos< br>M5
M4ppa
nmos
pmosM9
nmos
M8
pmos
Out
M1
vref
pmos
vdd
vdd
pmos
M2
vin
C1
1n
M7
M3
nmos
M4
nmos
nmos
C2
M6pmos
0
01n
0

图3.1 Pspice模拟的CMOS运算放大器电路

Figure 3.1 The CMOS operational amplifier circuit, Pspice simulation
1) 理论计算
根据近似公式 手工计算：首先确定设计的最小沟道长度。由于采用的是1.25um
工艺，最小沟道需为2um。 < br>器件尺寸的选择可以从多个地方入手，但由于指标之间通常相互制约，需要反复
设计过程才能折中 选择最后的尺寸。
该CMOS放大器的开环增益为：A=
g
m1
C
1
2g
m1
g
m6

I
5
I
6< br>(
?
?
?
?
?
)(
?
?
?
?
?
)
增益带宽乘积GB=

输出极点
p
2
=-
g
m6

（输出极点
p
2
决定了相位裕度，按CMOS放大器设计指标要
C
2
求 ，相位裕度大于45°，则
p
2
至少要大于1.22
GB
）
最大共模电压
V
=
V
DD
—

I
5
?
?
—|
V
T
O3
|
Vmax
+
V
T|Vmin

16

西南大学本科毕业论文（设计）
最大共模电压
V
=
V
DD
—
I
5
?
1
+
V
T|ma
x
+
2I
DSS
?
5

一般增大沟道长度可以进一步提高增益。
当各MOS管均工作在亚阈值区时，可以实现低功耗要求。
3.2 电路结构分析及参数调试

M1ppa、M4ppa构成偏置电路，为CMOS放大器提供直 流偏置，其管子尺寸大小将
较大程度地影响该CMOS放大器的功耗；
M1、M2、M3、M 4、M5构成输入放大级，其中M1、M2、M3、M4组成电流镜，其管
子尺寸大小将较大程度地影响 该CMOS放大器的开环增益；
M6、M7、M8、M9构成输出级，其中M6、M7构成CMOS放 大器的后级放大，将中
间级输出进一步放大；M8、M9构成CMOS传输门，影响CMOS的带宽和相 位裕度；
C1为耦合电容，影响CMOS的带宽和相位裕度；C2为负载电容，其大小影响CMOS< br>放大器驱动负载的能力；
Vdd为直流偏置电源即高电平，为11个MOS管提供直流工作点； Vref和Vin为
CMOS放大器的两输入端；Out为CMOS放大器的输出端；O为地电平即低电 平。
[10]

1) 电路参数调试：
设计CMOS放大器各待定参数过程 是：根据设计指标选择器件尺寸和偏置大小，
利用仿真软件进行仿真验证和调整。

3.3 电路仿真
在手工近似计算后，利用仿真软件对电路进行验证、修改和优化。将该参数 代入
电路中，观察电路性能是否满足设计指标。在仿真中需要设置各MOS管的周长及面积
的值 。
MOS管模型参数如图3.2所示：
17

西南大学本科毕业论文（设计）

图3.2 MOS管模型参数
Figure 3.2 The model parameters of MOS pipe < br>在最初的调试阶段，去调偏置电路（由M1ppa和M4ppa构成），而直接给相应的
MOS管 提供一个偏置电压，其调试电路如图3.3所示。
vdd
M6
vb
W = 44u
L = 18u
pmos
M5W = 9u
L = 5u
M9
W = 3u
L = 5u
nmos
W = 3u
L = 40u
M1
vref
5V
{vb}
V2
5V
V1
V4
M4nmos
M3
nmos
W = 8u
L = 5u
W = 8u
L = 5u
nmos
W = 8u
L = 3u
pmosW = 20u
L = 3u
W = 20u
L = 3u
vdd
vdd
M2
vin
pmosC1
1.1p
M7
pmos
M8
Out
VPVDBPARAMETERS:
vb = 4V
0
1Vac
vbvddvref
vin
V3
pmos
3pF
C2
0
0
0< br>
图3.3 电路调试图

Figure 3.3 Debugging the circuit diagram

18

西南大学本科毕业论文（设计）
对vb进行参数扫描，其开环幅频特性如图3.4所示：
80
40
0
-40
-80
10Hz100Hz
VDB(OUT)
1.0KHz10KH z
Frequency
100KHz1.0MHz10MHz

图3.4 参数扫描

Figure 3.4 Parameter sweep

通过对外加直流偏置vb进行参数扫描，观察其幅频特性曲线，发现当vb＝4. 0V
时，电路性能最优。
1

80
2

-0d< br>-50d
40
-100d
0
-150d
-40
>>
-200d
10Hz
1 VDB(OUT)
100Hz
2 P(V(Out))
1.0KHz10KHz
Frequency
100KHz1.0MHz10MHz


图3.5 电路调试图的幅频、相频特性曲线

Figure 3.5 Debugging the circuit diagram, the amplitude frequency and phase frequency
characteristic curve

由图3.5知， 在外加直流偏置vb＝4.0V时，由输入放大级和输出级构成的CMOS
放大器，其性能基本符合设计 指标：单位增益带宽大于2MHz和相位裕度大于45°的
19

西南大学本科毕业论文（设计）
要求，可以进行后续参数模拟分析。
加入偏置部分后完整电路如图3.6所示：
vdd
W = 30u
L = 3u
out1
pmos
M1ppa
M5
pmos
M4ppa
nmos
nmos
W = 3u
L = 65u
M1
vref
pmos
W = 3u
L = 40u
vdd
vdd
M2
vin
W = 20u
L = 3u
W = 20u
L = 3u
M4nmos
1Vac
2.5Vd c
V3
5V
V1
V4
2.5Vdc
M3
nmos< br>W = 8u
L = 5u
W = 8u
L = 5u
pmos
C1
1.1p
M7
nmos
W = 8u
L = 3u
W = 9u
L = 5u
M9
W = 3u
L = 5u
pmos
M8
Out
VPVDB
M6
W = 44u
L = 18u
pmos
3pF
C2
0
0
v invddvref
0
0

图3.6 CMOS放大器电路拓扑结构

Figure 3.6 The topological structure of CMOS amplifier circuit

MOS管各参数显示：
L
—沟道长（栅长）；
W
—沟道宽（栅宽） ；
AD
—漏区面积；
AS
—栅区面积；
PD
—漏
区 周长；
PS
—栅区周长。

图3.7 MOS管参数设置

Figure 3.7 MOS parameter setting

1)
CMOS放大器模拟结果显示

1) CMOS放大器共模输入2.5V
（1）静态工作点的显示
20

西南大学本科毕业论文（设计）
vdd
W = 30uM6
12.28uA973.0fAL = 3u
out1
2.620uAW = 44u640.9fA
L = 18u
0A4.037V0A
pmospmos
-12.28uA
M1ppa
-2. 620uA
M52.097uAW = 9u1.405pA
4.037VL = 5u
pmos0AM94.383pA1.282pA3.094pApmos
12.28uAM4ppa W = 3uM8
nmos-2.097uA0AL = 5u0A
4.369V
0A nmos
4.375pA-8.758pA-4.375pAW = 3u
Out
-4.047pA-12.28uAW = 3u3.605VL = 40u
L = 65u4.369V
M11.049uA5.634pA
vdd
vdd
5.634pA1.049uAM2
VPVDB
3pF
C2
vref
C1
0A0A
vin
pmosW = 20uW = 20upmos
1.1p
0
0
-1.049uAL = 3uL = 3u- 1.049uAM72.620uA
vinvddvref
780.4mV
780.4 mV780.4mV
0V
780.4mV0A
2.500V1.049uAM41.0 49uAnmosnmos
0A
V3
5.000V
M3-2.620uA-4 .379pA
1Vac0A
V4
nmos0A780.4mV0AW = 8u
W = 8uW = 8uL = 3u
2.5Vdc5V2.5Vdc-790.4f-1.049uAAL = 5u-1.049uAL = 5u-790.4fA
17.00uAV1
0V
0
0

图3.8 静态工作点显示

Figure 3.8 The static working point display

3.8知，该CMOS放大器的功耗＝5V×17.00μA＝85μW
2）开环幅频、相频特性曲线：
1
100
2
-0d
< br>000,87.665)
VDB(OUT)
-50d
50
-100d< br>P(V(OUT))
(2.5907M,-125.848)
0
(2.5907 M,0)
-150d
>>
-50-200d
10Hz100Hz1.0 KHz10KHz100KHz1.0MHz10MHz
1 VDB(OUT)2 P(V(Out))
Frequency


图3.9 开环幅频、相频特性曲线

Figure 3.9 The open loop frequency and amplitude, phase frequency characteristic curve

21
由图
（

西南大学本科毕业论文（设计）
由图3.9可知：当该CMOS放大器共模输 入为2.5V时，开环增益为87.67dB，单
位增益带宽为2.5907MHz，相位裕度为55° ，满足设计指标单位增益带宽大于2MHz
和相位裕度大于45°的要求。
（3）直流扫描输出文件：

图3.10 直流扫描输出文件
Figure 3.10 DC output file

由输出文件知总功耗为85uW，满足设计指标功耗小于100uW的要求。
2) CMOS放大器共模输入1.6V
（1） 静态工作点的显示
vdd
W = 30uM6
12.28uA973.0fAL = 3u
out1
2.626uAW = 44u884.9fA
L = 18u
0A4.037V0A
pmospmos< br>-12.28uA
M1ppa
-2.626uA
M52.131uAW = 9u2.161pA
4.037VL = 5u
pmos0AM94.158pA1.770p A2.343pApmos
12.28uAM4ppaW = 3uM8
nmos-2.131uA0AL = 5u0A
4.125V
0Anmos
4.113pA-8.270pA-4.113pAW = 3u
Out
-4.047pA-12.28uAW = 3u2.849VL = 40u
L = 65u
M11.066uA6.389pA
vdd
vdd4.125V
6.389pA1.066uAM2
VPVDB
3pF
C2
vref
C1
0A0A
vin
pmosW = 20uW = 20upmos
1.1p
0
0
vin
-1.066uAL = 3uL = 3u-1.066uAM72.626uA
781.8mV
00A
0V< br>781.8mV0A
1Vac
V3
781.8mV781.8mV
1. 066uAM41.066uAnmosnmos
vddvref
M3-2.626uA-4. 135pA
nmos0A781.8mV0AW = 8u
5.000V
W = 8uW = 8uL = 3u
-791.8f-1.066uAAL = 5u-1.066uAL = 5u-791.8fA
0A{V2}
5VV4
17.04uAV1
PAR AMETERS:
0
V2 = 1.6V
0

图3.11 静态工作点显示

Figure 3.11 The static working point display

22

西南大学本科毕业论文（设计）
由图3.11知，该CMOS放大器的功耗＝5V×17.04μA＝85.20μW
（2）开环幅频、相频特性曲线：
1

100
2

-0d

(15.541,87.099)
-50d
50
P (V(OUT))
VDB(OUT)
-100d
(2.8438M,-129.82< br>(2.7978M,-58.757
0
-150d
-50
>>
-200d
10Hz100Hz
1 VDB(OUT)2 P(V(Out))
1.0KHz10KHz
Frequency
100KHz1.0MHz10MHz


图3.12 开环幅频、相频特性曲线

Figure 3.12 The open loop frequency and amplitude, phase frequency characteristic curve

由图3.12可知：当该CMOS放大器共模输 入为1.6V时，开环增益为87.099dB，
单位增益带宽为2.7978MHz，相位裕度为51 °，满足设计指标单位增益带宽大于
2MHz和相位裕度大于45°的要求。
（3）直流扫描输出文件：

图3.13 直流扫描输出文件

Figure 3.13 DC output file

由输出文件知总功耗为85.2uW，满足设计指标功耗小于100uW的要求。
3) CMOS放大器共模输入3.4V
23

西南大学本科毕业论文（设计）
（1）静态工作点的显示
vdd
W = 30uM6
12.28uA973.0fAL = 3u
out1
2.609uAW = 44u331.9fA
L = 18u
0A4.037V0A
pmospmos< br>-12.28uA
M1ppa
-2.609uA
M52.053uAW = 9u674.0fA
4.037VL = 5u
pmos0AM94.689pA663.8f 4.024pApmosA
12.28uAM4ppaW = 3uM8
nmos-2.053uA0AL = 5u0A
4.678V
0Anmos
4.688pA-9.376pA-4.688pAW = 3u
Out
-4.047pA-12.28uAW = 3u4.336VL = 40u
L = 65u4.678V
M11.027uA4.905pA
vdd
vdd
4.905pA1.027uAM2
VPVDB
3pF
C2
vref
C1
0A0A
vin
pmosW = 20uW = 20upmos
1.1p
0
0
vin
-1.027uAL = 3uL = 3u-1.027uAM72.609uA
778.5mV
00A778.5mV 778.5mV
0V
778.5mV0A
1Vac
V3
1.027u AM41.027uAnmosnmos
vddvref
M3-2.609uA-4.688p A
nmos0A778.5mV0AW = 8u
5.000V
W = 8uW = 8uL = 3u
-788.5f-1.027uAAL = 5u-1.027uAL = 5u-7 88.5fA
0A{V2}
5VV4
16.94uAV1
PARAMETER S:
0
V2 = 3.4V
0
图3.14 静态工作点显示

Figure 3.14 The static working point display

（1）静态工作点的显示
vdd
W = 30uM6
12.28uA973.0fAL = 3u
out1
2.609uAW = 44u331.9fA
L = 18u
0A4.037V0A
pmospmos< br>-12.28uA
M1ppa
-2.609uA
M52.053uAW = 9u674.0fA
4.037VL = 5u
pmos0AM94.689pA663.8f 4.024pApmosA
12.28uAM4ppaW = 3uM8
nmos-2.053uA0AL = 5u0A
4.678V
0Anmos
4.688pA-9.376pA-4.688pAW = 3u
Out
-4.047pA-12.28uAW = 3u4.336VL = 40u
L = 65u
M11.027uA4.905pA
vdd
vdd4.678V
4.905pA1.027uAM2
VPVDB
3pF
C2
vref
C1
0A0A
vin
pmosW = 20uW = 20upmos
1.1p
0
0
vin
-1.027uAL = 3uL = 3u-1.027uAM72.609uA
778.5mV
00A778.5mV 778.5mV
0V
778.5mV0A
1Vac
V3
1.027u AM41.027uAnmosnmos
vddvref
M3-2.609uA-4.688p A
nmos0A778.5mV0AW = 8u
5.000V
W = 8uW = 8uL = 3u
-788.5f-1.027uAAL = 5u-1.027uAL = 5u-7 88.5fA
0A{V2}
5VV4
16.94uAV1
PARAMETER S:
0
V2 = 3.4V
0
图3.14 静态工作点显示

Figure 3.14 The static working point display

（1）静态工作点的显示
24

西南大学本科毕业论文（设计）
vdd
W = 30uM6
12.28uA973.0fAL = 3u2.609uAW = 44u331.9fA
out1
L = 18u
0A4.037V0A
pmo spmos
-12.28uA
M1ppa
-2.609uA
M52.053u AW = 9u674.0fA
4.037VL = 5u
pmos0AM94.689pA6 63.8f4.024pApmosA
12.28uAM4ppaW = 3uM8
nmos-2.053uA0AL = 5u0A
4.678V
0Anmos
4.688pA-9.376pA-4.688pAW = 3u
Out
-4.047pA-12.28uAW = 3u4.336VL = 40u
L = 65u4.678V
M11.027uA4.905pA
vdd
vdd
4.905pA1.027uAM2
VPVDB
3pF
C2
vref
C1
0A0A
vin
pmosW = 20uW = 20upmos
1.1p
0
0
vin
-1.027uAL = 3uL = 3u-1.027uAM72.609uA
778.5mV
00A
V3< br>778.5mV778.5mV
0V
778.5mV0A
1Vac1.027u AM41.027uAnmosnmos
vddvref
M3-2.609uA-4.688p A
nmos0A778.5mV0AW = 8u
5.000V
W = 8uW = 8uL = 3u
-788.5f-1.027uAAL = 5u-1.027uAL = 5u-7 88.5fA
0A{V2}
5VV4
16.94uAV1
PARAMETER S:
0
V2 = 3.4V
0

图3.14 静态工作点显示

Figure 3.14 The static working point display

3.14知，该CMOS放大器的功耗＝5V×16.94μA＝84.70μW
2）开环幅频、相频特性曲线：
1
100
2
-0d
< br>000,87.284)
VDB(OUT)
-50d
50
P(V(OU T))
-100d
(2.3377M,-123.024
(2.3377M,-28. 904m
0
-150d
>>
-50-200d
10Hz100 Hz1.0KHz10KHz100KHz1.0MHz10MHz
1 VDB(OUT)2 P(V(Out))
Frequency


图3.15 开环幅频、相频特性曲线

Figure 3.15 The open loop frequency and amplitude, phase frequency characteristic
curve
25
由图
（

西南大学本科毕业论文（设计）

图3.17 参数扫描
Figure 3.17 Parameter sweep
由图3.15可知：当该CMOS放大器共模输入为3.4 V时，开环增益为87.284dB，单位增益带宽为2.3377MHz，相位裕度为57°，满足设计指标单位增益带宽大于2MHz
和相位裕度大于45°的要求。
（3）直流扫描输出文件：

图3.16 直流扫描输出文件

Figure 3.16 DC output file

由输出文件知，总功耗为84.7uW，满足设计指标功耗小于100uW的要求。
4) 不同共模输入电压下幅频和相频特性的参数扫描波形显示：
由参数扫描输出波形曲线—图3.17知， 当共模输入范围为1.6~3.4时，满足设
计指标的要求：开环增益大于80dB，单位增益带宽大于 2MHz，相位裕度大于45°。
综上所述，通过OrCAD对该CMOS放大器电路的模拟，电路中 各参数的设置符合
设计指标要求：
26

西南大学本科毕业论文（设计）
单电源电压：5V；
共模输入范围：1.6~3.4V；
功耗：≤0.1mW；
开环增益：≥80dB；
单位增益带宽：≥2MHz；
相位裕度>45°；
可以进行后续版图设计。

4 CMOS 运算放大器版图设计
4.1版图设计流程
由于集成电路的性能与版图设计密切相关，所以，平面布局及各器件的几 何图形
的设计都会对芯片的性能产生明显的影响，在版图设计时要特别注意采用措施控制相
互之 间的串扰、失配、减噪声等效应。
[11]

集成电路的版图定义为制造集成电路时所 用的掩膜上的几何图形。对于已完成原
理设计的电路进行版图设计时，其基本设计流程如图4.1所示：

图4.1 版图设计流程

Figure 4.1 Layout design process

27

西南大学本科毕业论文（设计）
在设计版图时首先要根据原理电路图及其所选定的工艺进行合理的布局、布线。
布局的基本原则有：
根据连线最短及减小芯片面积的要求，在电路中处于等电位的MOS管要尽可能共
用有源区；
尽可能将PMOS和NMOS管集中在一起；
数字电路与模拟电路要分隔开，并以保护环作为隔离环进行隔离；
布线的基本原则有：
一般连线都用铝线实现，并且每一层铝线布线满足其最小宽度及线与线间的最小
间距要求；
连线以最近连线为准则；
连线时应避免天线效应；
连线时原则上要求每相邻层选择平行与垂直方向间隔走线。
工艺设计规则检查（DRC）：是 为了保证所设计的版图能在确定的工艺线上正确生
产出来的工艺要求，设计规则就是不管制造工艺的每一 步出现什么样的偏差都能保证
正确制造晶体管和各种连接的一套规则。因此在设计版图前应熟悉相应工艺 线的设计
规则，避免在进行DRC检查时因有太多的错误而进行重新布局布线。
LVS检查：对比原理图与所设计的版图之间的电路连接是否一致。
布局、布线完成后必须进 行DRC检查，若有错误则必须重新进行布局、布线，直
至完全符合工艺设计规则，然后再对电路原理图 的网表与所设计的版图提取的网表进
行对比，及LVS检查。有错误必须重新布局、布线，并进行DRC 检查，直至没有错误
为止。最后一步必须对带有寄生参数的版图进行仿真，以判断所设计的版图的性能是
否满足设计指标要求，如不满足则必须重新布局、布线，并重复以上步骤，直至所设
计的版图符 合要求后，再进行流片。
4.2工艺设计规则
虽然每个晶体管的宽度和长度是由电路设计决定 的，但版图中其他大多数尺寸都
要受“设计规则”的限制。而工艺设计规则主要是在满足所选工艺线的设 计规则时，
工艺厂家保证能生产出所需要的电路，而避免出现短路、断路以及形成不了NOS管（或多了MOS管）等状况。工艺设计规则一般可以归纳为以下几种类型：
28
[12]

西南大学本科毕业论文（设计）
最小宽度的规定 是为了防止由于工艺制造偏差的存在可能会直接造成的断线，或
在局部出现一个大电阻因而在工作时产生 大电流等。因此，所设计的版图的几何图形
的宽度（或长度）必须不小于一个最小值。主要体现在多晶硅 栅的宽度、铝线宽度等
上。
[13]

最小间距是指为了避免同层图形间由于 工艺制约偏差的存在而造成短路，在同一
层掩膜上，各图形之间的间隔必须不小于某一最小间距，如：多 晶硅之间的间距、铝
线之间的间距、阱与阱之间的间距、有源区之间的间距、多晶硅与有源区间的间距等 。
最小延伸是指有些图形在其他图形的边缘外还应至少延长一个最小长度。主要是
指多晶硅必 须延伸出有源区的最小尺寸，以防止工艺误差可能造成的MOS管丢失。
最小包围（最小面积）是为了 防止由于工艺制约误差的存在可能造成的断线等故
障。如：N阱和P
＋
注入区必须有足 够的余量环绕在晶体管外，以确保即使在出现制造
偏差时器件部分始终在N阱和P
＋
注 入区里面；又如，对于连接两层掩膜的连接孔必
须保证足够的面积以保证接触孔位于两层掩膜的正方形区 域内。
天线效应是必须消除的一种效应，天线效应的产生是由于一个小尺寸的MOS管的
栅极 与具有很大面积的导电材料（如第一层金属或多晶等）连线接在一起，则在进行
反刻时，这片导电材料就 像一根“天线”，收集离子，使其电位升高，以至可能击穿
MOS管的栅氧化层，而这种击穿是不可逆转 的，因而造成了MOS管的损坏。
[14]

4.3单元器件的绘制——图元
1）PMOS和NMOS

29

西南大学本科毕业论文（设计）

图4.2 PMOS俯视图

Figure 4.2 PMOS plan


图4.3 NMOS俯视图

Figure 4.3 NMOS plan


图4.2和图4.3中多晶硅（Poly）形成MOS管的栅极。N+
扩散区和有源区（Active）
共同形成N型有源区，P
+
扩散区 和有源区（Active）共同形成P型有源区，有源区
分别在栅极两侧构成源区（S）和漏区（D）。 源区和漏区分别通过接触孔（Active
contact）与第一金属层（Metal1）连接构成源极和漏极。
MOS管的可变参数为：栅长（gate_length）、栅宽（gate_width ）和栅指数
（gates）。栅长（gate_width）指栅极下源区和漏区之间的沟道长度，最小值为0.4
μm（2λ）。栅宽（gate_width ）指栅极下有源区（沟道）的宽度，最小栅宽为0.6
30

西南大学本科毕业论文（设计）
μm（3λ）。栅指数（gates）指栅极的个数。
2) MOS衬底接触单元：
由于PMOS管的衬底要接电源,所以需在N Well上建立一个欧姆接触点，其方法
为在N Well上制作一个N型扩散区，再利用Active Contact将金属线接至N型扩散
区。而N型扩散区必须在N Well图层绘制出Active图层和N Select图层，再加上
Active Contact图层与Metal1图层，使金属线与扩散区接触。
同理，由于NMOS管的衬底要接 地，须绘制N型欧姆接触点。NMOS衬底接触单元
由Active图层、P Select图层、Active Contact图层和Metal1图层组成。


图4.4 PMOS衬底接触点

Figure 4.4 PMOS substrate contact


31

西南大学本科毕业论文（设计）


图4.5 NMOS衬底接触点

Figure 4.5 NMOS substrate contact

3) 电容（Capacitance）

图4.6 电容的俯视图

Figure 4.6 Top view of capacitive

电容由三层介质组成：
导电层（Poly）作为下电极；
绝缘层（Poly1-Poly2 Capacitor）作为平板电容两极间的介质；
导电层（Poly2）作为上电极。
电容大小C=绝缘层单位面积电容值×绝缘层面积
32

西南大学本科毕业论文（设计）
此次设计需使用C=1.1pF的电容，而绝缘层单位面积电容值=
故绝缘层面积电容值=61.5×37.5
4) 互连（Interconnect）
连线时，不同导电层之间由绝缘介质隔离，导电层之间的互连需要通过打孔实现。
有源层（A ctive）、多晶硅（Poly）和第二层多晶硅（Poly2）都通过接触孔（Contact）
与 第一层家属（Metal1）互连。


图4.7 各层互连的俯视图

Figure 4.7 Top view of the interconnect


5) 焊盘（Pad）
电路的输入和输出需 要通过适当的导电结构（焊盘）来实现与外部电路的连接，
它同时用于电路的芯片测试。焊盘的尺寸通常 远大于电路中其他的元件。

图4.8 焊盘的俯视图

Figure 4.8 Top view of pad


4.4 CMOS放大器的版图设计
1) 版图设计步骤
运行L- Edit版图编辑工具，建立版图文件；
在画图窗口内根据几何参数值绘制各图元（MOS管、电容等）；
33

西南大学本科毕业论文（设计）
在画图窗口内根据几何参数值调用元器件和子单元的版图；
完成版图布局：应尽可能与功能框图或电路图一致，然后根据模块的面积大小进
行调整；
在不同层内进行元器件和子单元之间的连接；
调用DRC程序进行设计规则检查，修改错误；
调用电路提取程序提取版图对应的元件参数和电路拓扑；
存储版图文件，供今后修改和重用。
2) CMOS放大器版图
①
CMOS放大器完整版图如图4.9所示：

图4.9 CMOS放大器版图
Figure 4.9 CMOS amplifier layout
版图面积=320um×330um，满足版图面积<1mm×1mm的设计要求。
② CMOS放大器局部放大版图：
34

西南大学本科毕业论文（设计）

图4.10 局部放大版图

Figure 4.10 Local amplification layout

3) CMOS放大器版图设计的注意事项：
在正式用L-Edit 绘制版图前，一定要先构思每一个管子打算怎样安排，管子之
间怎样连接，最后的电源线、地线怎样走。 对于差分形式的电路结构，最好在版图设
计时也讲究对称，这样有助于提供电路性能。
当采用 的工艺有多晶硅和多层金属时，布线的灵活性很大。一般信号线用第一层
金属，信号线交叉的地方用第二 层金属。层与层之间通过接触孔连接，在可能的情况
下适当增加接触孔数，可确保连接的可靠性。 输入与输出最好分布在芯片的两端，例如让信号从左边输入，右边输出，这样可
以减小输出到输入的 地磁干扰。
应确保电路中各处电位相同，芯片内部的电源线和地线应全部连通。
对于高频信 号，应尽量减少寄生电容的干扰，第一层金属和第二层金属之间会形
成电容。金属或多晶硅连线越长，电 阻值越大，为防止寄生大电阻对电路性能的影响，
电路中尽量不走长线。
MOS管的尺寸（栅 长、栅宽）是有电路模拟时定下来的，画MOS管时应按照这些
尺寸进行。对NMOS管，应当充分保证 其衬底接地，而PMOS管应当保证其衬底充分接
高电平。
整个电路的有效面积可能仅仅占整个面积的很小一部分，因而对于芯片中的空闲
35

西南大学本科毕业论文（设计）
面积，可以尽量设计成电容，利用电容来旁路外界电源和减少地对电路性能的影响。
电路提取（Extract）
运行L-Edit中Extract命令后，可以生成 版图的电路拓扑。该拓扑关系的
描述包括：元件和元件相连的节点清单，或者是节点和节点间连接的元件 清单。为了
能从显示器上直接发现错误，电路提取产生待检查版图的简化图。在简化图里，只有
代表元件、节点和端点的几何体被保留下来。
[15]

4) L-Edit中提取的CMOS放大器版图的T-Spice文件：

图4.11 T-Spice文件
Figure 4.11 The T-Spice file
由T-Spice文件可知，CMOS放大器的版图由11个MOS管和6个电容组成，包括
6 个NMOS管（M5、M6、M7、M10、M11）、5个PMOS管（M1、M2、M3、M4、
M8、M9）、1个耦合电容（C4＝1.1p）和外接5个焊盘引起的寄生电容
（C1=C2=C3= C5=C6=250fF），对照OrCAD中各元器件参数的设置，符合尺寸要求，可
进行后续模拟。

4.5 T-Spice仿真
1) CMOS放大器共模输入：2.5V
（1） T-Spice仿真文件设置如图4.12所示：
36

西南大学本科毕业论文（设计）

图4.12 T-Spice设置
Figure 4.12 T-Spice settings

（2）W-Edit幅频相频特性曲线显示：

图4.13 W-Edit输出波形显示

Figure 4.13 The W-Edit output waveform display

由输出波形知V(DB)=84.48， 带宽=2.17Hz，相位裕度=65°，满足CMOS放大器
设计指标：开环增益大于80dB、单位 增益带宽大于2MHz和相位裕度大于45°的要求。
（3） T-Spice仿真输出文件图4.14所示：

图4.14 功耗

Figure 4.14 power dissipation
由输出文件知，总功耗为85.17uW，满足设计指标功耗小于100uW的要求。
37

西南大学本科毕业论文（设计）
2) CMOS放大器共模输入：1.6V
（1）T-Spice仿真文件设置如图4.14：

图4.15 T-Spice设置

Figure 4.15 T-Spice settings

（2）W-Edit幅频相频特性曲线显示：

图4.16 W-Edit输出波形显示

Figure 4.16 The W-Edit output waveform display

由输出波形知V(DB) =87.52，带宽=3.07Hz，相位裕度=54°，满足CMOS放大器
38

西南大学本科毕业论文（设计）
设计指标：开环增益大于80dB、单位增益带宽大于2MHz和相位裕度大于45°的要求。
（3） T-Spice仿真输出文件

图4.17 功耗

Figure 4.17 power dissipation
由输出文件知，总功耗为85.37uW，满足设计指标功耗小于100uW的要求。
3) CMOS放大器共模输入：3.4V
（1）T-Spice仿真文件设置如图4.16所示：

图4.18 T-Spice设置

Figure 4.18 T-Spice settings

（2）W-Edit幅频相频特性曲线显示：

图4.19 W-Edit输出波形显示

Figure 4.19 The W-Edit output waveform display

由输出波形知V(DB)= 86.26，带宽=2.24Hz，相位裕度=63°，满足CMOS放大 器
设计指标：开环增益大于80dB、单位增益带宽大于2MHz和相位裕度大于45°的要求。
39

西南大学本科毕业论文（设计）
（3） T-Spice仿真输出文件

图4.20 功耗

图4.14 power dissipation
由输出文件知，总功耗为84.89uW，满足设计指标功耗小于100uW的要求。
综上所述，通过T- Spice、W-Edit对该CMOS放大器电路的模拟，电路中各参数
的设置符合设计指标要求：
单电源电压：5V；
共模输入范围：1.6~3.4V；
开环增益：≥80dB；
单位增益带宽：≥2MHz；
相位裕度>45°；
版图面积<1mm×1mm ；
功耗：≤0.1mW。

5 总结
毕业设计结束了，回想此次围绕CMO S运算放大器设计所做的工作，我从最初
的迷茫、无助，生疏，到最后的了解和熟悉，我有很深的体会：
按照毕业论文设计的计划安排，第一步我需要根据CMOS放大器的性能指标，
利用Pspic e软件对电路进行模拟仿真，确定各MOS管器件的尺寸和电容值的大小。
最初我没的到设计的要领就 盲目的画出了Pspice的仿真图，但是最后因为创建文
件时出现了错误，所以失败了一次。后来经过 老师的指导，电路图我是做了出来，毕
竟要兼顾考虑11个MOS管的宽长比，使其电路图的输出同时满 足增益、带宽、相
位裕度、功耗和共模输入范围的设计指标要求，并不是一件容易的事。
我在 网上查阅了有关文献和资料，同时结合老师的指导书籍，对电路结构作了一
定的分析，明白了各管子的功 能和对设计指标的贡献。在老师的指导下，尝试逐级调
40

西南大学本科毕业论文（设计）
试电路的方法。由于有了方向，调试参数的过 程虽然枯燥乏味，也不能影响我对最终
参数的获取，这使我感觉离成功更近了。
在接下去的时间里，我要利用L- Edit完成CMOS放大器的版图设计，由于以往
没有接触过L-Edit软件，对于怎样在短时间内 熟悉并掌握它的使用是一个很大的挑
战，好在有《专业综合设计指导书》，开始我是先用L-Edit软 件做了PMOS和NMOS
的版图设计，后来又绘制了CMOS反相器。我对这个软件已经有了一个初步 的了解
和前期准备，CMOS运算放大器的版图绘制对我来说就没有当初那么生疏了。最后一
个 环节是使用T-Spice软件完成CMOS放大器的模拟仿真。由于T- Spice也是一个我
没有接触过的软件，我利用之前的经验完成了对T- Spice的了解，和CMOS放大器的
模拟仿真。
对于版图的绘制，我有以下几点体会：
力求层次化设计：即按功能将版图划分为若干子单元，每个子单元又可以包含若
干子单元，从最 小得子单元进行设计，这种方法大大减小了设计和修改得工作量，且
机构严谨、层次清晰；
在 构思版图机构时，不但要考虑版图所占的面积、输入和输出的合理分布、减小
不必要的寄生效应的 ，而且还要力求版图与电路原理图保持一致，同时版图应美观
大方（空闲面积尽量设计成电容）。 这次毕业设计的设计过程弯路走了不少，因为自己的急于求成，没有抓住重点下
功夫，设计过程常常 事倍功半。最终通过老师的教诲和后来潜下心思地学习、思考、
实践，我感觉收益颇丰。能用所学知识服 务所用，让我倍感欣慰。


参考文献
[1] 潘银松，孟丽娅．专业综合设计指导书[M]．重庆大学出版社．2006．9～11
[2] 高保嘉. MOS VLSI分析与设计[M]. 北京. 电子工业出版社. 2002. 8～10
[3] 谢永瑞. VLSI概论[M]. 北京. 清华大学出版社. 2002. 6～7
[4] 吴建辉.CMOS模拟集成电路分析与设计[M]. 北京. 电子工业出版社.2004. 5～
10
[5] 贾新章等.OrCADPspice 9实用教程[M]. 陕西: 西安电子科技出版社. 1999.
21～27
41

西南大学本科毕业论文（设计）
[6] 廖裕评, 陆瑞强. 集成电路设计与布局实战指导[J]. 北京: 科学技术出版社.
2004,5(10):10～11
[7] 陈中建. CMOS电路设计·布局与仿真[M]. 北京: 机械工业出版社. 2006. 22～
23
[8]任乐宁, 朱章明等. 一种基于准浮栅技术的新型低压全差分运算放大器[J]. 电
路与系统学报. 2004,4(1):11～13
[9] 徐栋麟, 林越等. 低电压满电源幅度CMOS运算放大器设计[M]. 固体电子学研
究与发展. 2004. 10～15
[10] 徐跃, 黄海云等. 1.5V低功耗Rail-to- RailCMOS运算放大器[J]. 微电子学
与计算机. 2004,7(8): 3～7
[11] i著;张雅绮等译.verilogHDL高级数字设计[M].北京:
电子工业出版社,2004. 4～9
[12] Johan jsing.运算放大器：理论与设计[M].北京：清华大学出版社，
2006.12～14
[12] 唐长文，博士生学位专业课程- VLSI“CMOS运算放大器设计优化方法研究”
[J].2002,4(3):22～26
[14] Paul ,Fellow,IEEE,and Robert ,Fellow,IEEE,“MOSOperational
Amplifier Design-A Tutorial Overview”[J]1990,3(19) :11～14
[15]r,“Charge-pump phase-lock loops”[J] IEEE .1980,3(2): 10～
12














42

西南大学本科毕业论文（设计）

致谢

在本文完成之际，我首先要感谢顾老师，本文就是在顾老师的精心指导和大力支
持下 完成的，顾老师以其严谨求实的治学态度、高度的敬业精神孜孜以求的工作作风
对我产生了重要影响。在 此次的论文设计过程中我走了很多弯路，在论文初期由于很
多知识都很生疏，软件也不太会用，一度产生 了厌倦和放弃的念头，是老师的悉心指
导使我又重新拾起信心，从设计中学习到了很多东西。设计时间虽 然不长，但是对于
我以后的发展是非常重要的，什么事情都不
是一蹴而就的，他需要一个人全 身心的投入其中，从最初的迷茫，无助到最后的
精通，都是一个人需要深深体会的。总之是老师为我的论 文顺利完成指出了很好的方
向，当然我自己的努力也不可忽视，如果仅有指导而没有实践，本论文也不可 能完成。
最后，再次对关心、帮助我的顾老师表示衷心地感谢。






43