关键词不能为空

当前您在: 主页 > 高中公式大全 >

pk10杀一码公式数电实验报告1.2-一位减法器、一位加法器

作者:高考题库网
来源:https://www.bjmy2z.cn/gaokao
2020-10-17 01:42
tags:excel表格减法公式

fun形容词-呼伦贝尔职业技术学院

2020年10月17日发(作者:刘明康)

<熟悉QuartusII和Verilog HDL数字逻辑电路设计基础环境>
实验报告
学生姓名:
班级学号:
指导老师:






李旭 文超周
11自动化 1138033 1138019
潘秀琴













<实验报告内容>

一、 实验名称: 学习QurtusII基本功能和使用方法,完成一位减法器、一位
加法器的原理图输入和文本输入、编 译校验及功能仿真。

二、实验学时:4学时

三、实验目的:熟悉Quartus II基本功能和使用方法,掌握原理图输入、文本输
入的步骤。

四、实验内容:完成一位加法器、一位减法器的设计输入并进行仿真输出。

五、实验原理:数字逻辑电路中各种门电路的功能和使用方法

六、实验步骤:
1. 了解quartusII的基本功能使用;
2.设计输入:首先设计出逻辑电路,然后 将所设计的数字逻辑电路以某种方式输
入到计算机中,QuartusII有原理图输入和文本(代码) 输入两种输入模式。
3.设计编译校验:编译连接好的输入图形。

七、实验结果:
1.加法器:A.半加器
原理图:
文本:


波形图:


B.一位全加器
全加器:
原理图:


文本输入:

波形图:

2.减法器:
原理图:

文本输入:

波形图:

八、心得体会:这是使用这个软件的第二次实验对于软件的使用已经比较熟练能
够很 快连接好电路进行试验

九、附录:<程序代码>
1.加法器:
A.半加器
module adder(a,b,s,co);
input a,b;
output s,co;
and X1(a,b);
xor Y1(a,b);
endmodule

B.一位全加器
module onebit_fulladd(a,b,ci,sum,cout);
input a,b,ci;
output sum,cout;
wire sum_temp,c_1,c_2,c_3;
xor
xor1(sum_temp,a,b);
xor2(sum,sum_temp,ci);
and
and1(c_1,a,b);
and2(c_2,a,ci);
and3(c_3,b,ci);
or
or1(cout,c_1,c_2,c_3);
endmodule


2.减法器
module minus(a,b,s,co);
input a,b;
output s,co;
wire a_;
not (a,a_);
xor (s,a,b);
and (co,a_,b);
endmodule

竹外桃花三两枝春江水暖鸭先知全诗-郑州市轻工业学院


学生失眠怎么办-《论语》读书笔记


英语作文经典句型-成绩排名


河北工程学院分数线-写出与梅花有关的诗句


色弱限报专业-these怎么读音发音


国防科技大学2017年招生计划-以致


2017单招录取通知书什么时候发-赞美老师的散文


烘焙学习-舞蹈演员



本文更新与2020-10-17 01:42,由作者提供,不代表本网站立场,转载请注明出处:https://www.bjmy2z.cn/gaokao/413819.html

数电实验报告1.2-一位减法器、一位加法器的相关文章