数电概念与英语单词

个人收集整理资料， 仅供交流学习， 勿作商业用途
数制与编码数制以及数制转换2
二进制运算2
编码2
数字电路逻辑信号与门电路2
逻辑电路2
相关参数的讨论3
cmos的其他输入输出结构3
逻辑系列3
组合逻辑电路逻辑代数3
组合逻辑的定义以及描述方式3
卡诺图化简4
组合逻辑器件4
组合逻辑分析4
组合逻辑设计4
组合逻辑要求总结5
时序逻辑电路双稳态器件和锁存器5
触发器5
基于触发器和门电路的时钟同步状态机的分析6
基于触发器和门电路的同步状态机设计6
1 21

个人收集整理资料， 仅供交流学习， 勿作商业用途
数据检测器的设计6
设计方法一6
设计方法二7
注意7
关于计数器的讨论计数器的一些基本概念7
基于74163的设计和分析8
要清楚如下内容：8
利用74163实现其他的二进制计数器8
利用74163实现其他计数方式的计数器8
利用74163实现序列信号发生器关于移位寄存器的讨论移位寄存器的一些基本概念9
基于7494的设计和分析9
利用194实现串行数据检测9
反馈移位寄存器计数器9
信号发生器的设计9
设计方法一：计数器+组合逻辑10
设计方法二：移位寄存器+反馈函数10
设计方法三：反馈移位寄存器计数器+组合逻辑10
存储器10
ROM10
2 21

个人收集整理资料， 仅供交流学习， 勿作商业用途
RAM10
数制与编码本部分包括的内容包括如下：
数制以及数制转换number-system conversions）b5E2RGbCAP

a.、什么是按位计数制b、什么是二进 制p1EanqFDPw

c、以上四种按位计数制之间的相互转换二进制运算，包括无符号的二进制运算和有符号的二进制运算
negative numbers）DXDiTa9E3d

a、无符号二进 制运算的基本原则：逢二进一借一当二 b、无符号二进制运算：乘法c、原、补、反码complement）——负数表式numbers）的方法——如何构建原补反三码以及他们之间的相互转
换 ；RTCrpUDGiT

3 21

个人收集整理资料， 仅供交流学习， 勿作商业用途
d、补码的加法法则rules>——带符号的二进制加减；5PCzVD7HxA

e、溢出编码 a、格雷码 b、8421码<8421BCD code）
c、余三码 d、2421——BCD
e、error-detecting codescode）jLBHrnAILg

f、其他编码形式；
数字电路本部分内容包括如下：
逻辑信号与门电路以及逻辑原理
逻辑电路a、 cmos和三极管b、 cmos非门电路c、
其他cmos 门电路的构建——三个原则：nmos和pmos互补
pmos串联——nmos串联构成与操作，nmos并联构成或操
作——输出带非4 21

个人收集整理资料， 仅供交流学习， 勿作商业用途
的逻辑，则需先设计带非号的逻辑输出，然后再级联一个
基本反相器basic cmos inverter circuit）；
xHAQX74J0X

相关参数的讨论——多数参数都要分别讨论高低电平下的情况
a、正逻辑b、逻辑电平c、噪声容限d、阻性负载in）、扇出供电流
e、非理想输入理；Zzz6ZB2Ltk

f、容性负载dvzfvkwMI1

g、功率cmos的其他输入输出结构structuers）——工作原理以及符号；rqyn14ZNXI

a、输入结构：施密特触发输入5 21

个人收集整理资料， 仅供交流学习， 勿作商业用途
b、输出结构：传输门. L(0>. Hi-Z）、漏极开路输出

逻辑系列组合逻辑电路逻辑代数(logic algebra, boolean algebra, duality
algebra>SixE2yXPq5

a、逻辑代数的基本公理 b、利用逻辑代数化简——主要利用吸收定理theorem>和一致率
c、对偶性原理之间时对偶关系）以及广义德摩根定理DeMorgan’s theorem）的应用——主要用来求非函数；
kavU42VRUs

d、香农定理 e、与或及或与法；y6v3ALoS89

组合逻辑的定义以及描述方式——给定逻辑，可以用下面的方式表
达出来
a、 真值表b、 卡诺图6 21

个人收集整理资料， 仅供交流学习， 勿作商业用途
c、 逻辑表达式d、 定时图e、 逻辑图f、 逻辑描述卡诺图化简 a、逻辑函数的标准型值表(truth tables>和卡诺图(k-maps> 之间的关系：最小项
大项列表or-and）、积之和项M2ub6vSTnP

b、构架卡诺图
c、利用卡诺图实现最小和products）：圈1圈；
d、利用卡诺图实现最小积sums）：圈0圈；
e、一些基本概念在卡诺图化简中的应用以及主蕴含项定理
7 21

个人收集整理资料， 仅供交流学习， 勿作商业用途
essential prime implicant），奇异1单元cell）。0YujCfmUCw

f、带无关输入简；
组合逻辑器件——功能描述，引脚定义，真值表<功能表）
a、与 、非(not> 基本门以及与非(nand>
或非(nor>等复合逻辑门；
b、异或门(xor>以及异或非门(xnor>——实现等值比较或
者奇偶性判定的电路；
c、三态门(three-state gates>电路以及分时总线的实现
d、二进制译码器 e、二进制编码(binary encoders>以及优先编码(priority
encoders>原理：‘148eUts8ZQVRd

f、多路复用器(multiplexer>：‘151
g、数值比较器(magnitude comparators>：‘85
h、加法器(full adders>以及先行进位(carry-lookahead
adders>概念：‘283sQsAEJkW5T

组合逻辑分析(combinational-circuit analysis>
a、基于门电路的组合逻辑分析：电路图(logic
diagram>——真值表——逻辑表达式(logic expression>——定时
8 21

个人收集整理资料， 仅供交流学习， 勿作商业用途
图(timing diagram>——逻辑描述(logic description>等
GMsIasNXkA

b、静态冒险(static hazard>分析与消除：静态1冒险
(static 1 hazard>和0冒险(0 hazard>，卡诺图判断冒险以及消除
冒险TIrRGchYzg

c、基于组合逻辑功能器件的分析：依据各个器件的逻辑输
出去判定电路的逻辑功能；
组合逻辑设计(combinational-circuit design>
a、圈到圈设计 b、基于门电路的设计——最小成本设计(minimum cost
design>：逻辑抽象(logic abstraction>——真值表——卡诺图化
简——表达式输出——电路图；7EqZcWLZNX

c、基于门电路的设计——最小风险设(minimum hazard
design>计： 逻辑抽象——真值表——卡诺图化简<化简同时考虑到
定时冒险的因素）——逻辑表达式——电路图；l zq7IGf02E

d、利用译码器实现组合逻辑：标准译码器芯片<输出低电平有
效）的每个输出都对应着一个最小项的非或者最大项。zvpgeqJ1hk

e、利用多路复用器实现组合逻辑：铭记多路复用器的输出公
式；
f、编码器，比较 器以及加法器不一定能实现一般组合逻辑电
路，但是可以实现一些特定电路。“特定”二字取决于该逻辑 能不
能与所选择的逻辑器件的输出函数建立联系？NrpoJac3v1

9 21

个人收集整理资料， 仅供交流学习， 勿作商业用途
组合逻辑要求总结
a、
分析要求：给定电路<包括门或者MSI器件）可写逻辑表 达
式；给定逻辑表达式或者电路图可以分析冒险；给定逻辑电
路和一定的延迟参数可以讨论或者 分析输出延迟；给定电路
可以描述逻辑功能<包括三态门以及异或门等）；1nowfTG4KI

b、
设计要求1：给出逻辑描述可以实现真值表<或者卡诺图）的
构建；可以根 据卡诺图实现最小成本的电路设计以及最小风
险(hazard- free>的设计；fjnFLDa5Zo

c、
设计要求2：掌握常见MSI器件的逻辑定义以及基本功能
comparator；full adder）；掌握MSI的扩展<级联）方法；
tfnNhnE6e5

d、 设计要求3：掌握各种MSI器件的输出函数，并可以根据它实
现逻辑。注意掌握有关降维问题；HbmVN777sL

时序逻辑电路双稳态器件和锁存器(Bistable elements and latch>
a、
b、
双稳态锁存器逻辑器件
触发器
10 21

个人收集整理资料， 仅供交流学习， 勿作商业用途
a、触发器作为逻辑器件的几个特点：双稳态器件、时钟
of F-F）只随触发沿falling edge= positive edge or negative edge）的来临更新一
次；V7l4jRB8Hs

b、主从型触发器取样，在整个时 钟高电平<时钟高电平有效）或者整个低电平<时钟
低电平有效）进行状态取样，取样的结果延迟到下降 沿<时钟高电平
有效）来临或者上升沿<时钟低电平有效），实现状态更新change）——只能用于一些特殊用途如开关消抖debouncing）等，较少应用于逻辑设计；83lcPA59W9

c、边沿型触发器沿取样以及 状态更新。取样发生于触发器来临前的一瞬间，其状态
更新结果就取决于该时刻的输入，并在触发器来临 的瞬间将状态更
新。利用边沿触发器来实现逻辑其状态更新方式简单，较之于主从
型在逻辑应用 中更为实际。故现有触发器以及时序MSI器件，大都
采用边沿型。mZkklkzaaP

d、熟练掌握触发器的逻辑符号方程or transition table）、激励表11 21

个人收集整理资料， 仅供交流学习， 勿作商业用途
及定时图念；AVktR43bpw

e、掌握带同步使能
f、触发器的功能转换，即用一个触发器实现另外一种触
发器的功能：可以理解为一个一位machine）或者是一个双稳态器件2MiJTy0dTT

g、详情可参考《触发器的知识整理》
基于触发器和门电路的时钟同步状态机的分析synchronous state-machine analysis）gIiSpiue7A

其步骤如下：
a、
Mealy 机还是moore机的判定：二者区别于输出，如果输出
与输入无 关则为moore机，反之，则为mealy机；
uEh0U1Yfmh

b、
c、
写出激励方程——各个触发器的输入方程；
将上述激励方程代入到各个触发器的特征方程，写出状态转
移方程状态方程，该方程是即刻输入和现态的 函数，输出的是次
态。每个触发器的输出对应一位出；IAg9qLsgBX

d、 写出输出方程

12 21

个人收集整理资料， 仅供交流学习， 勿作商业用途
e、
依据以上的状态转移方程和输出方程，可以依需要完成如下
的状态机描述方式：转移输出表table）、状态输出表以上的描述，mealy机和moore机的表现方式有所不同，注意
区分；Wwg hWvVhPE

f、
能够理解以及应用转移表达式构建状态图；以及掌握状态图的互斥性和完备性
基于触发器和门电路的同步状态机设计state-machine desiagn）ooeyYZTjj1

其设计步骤如下：
d、
确立状态——需要思考的一个环节——注意用mealy机 和
用moore所确立出的状态以及后续的相关设计过程都会有
所区别；BkeGuInkxI

e、 状态输出表的构建；
f、 状态化简g、 状态编码进制进行编码
h、 转移输出表i、
激励输出表输出表和所选择触发器的激励表共同确定；PgdO0sRlMo

13 21

个人收集整理资料， 仅供交流学习， 勿作商业用途
j、 激励方程的输入方程；
k、 输出方程——求出了状态机的输出
l、
电路图的相关状态风险
数据检测器的设计设计方法一
基于触发器和门电路的设计。其步骤与上述同步状态机相同。
关键在于状态的确立，有如下的方法，以检测序列10010为例：
1、
可以以近 五个脉冲的输入作为一个状态，这样就确定
了32个状态，再将之化简——该方法一般适用于检测
序列长度小于等于3的情况；h8c52WOngM

2、
以序列为检测位数逐位 确立状态，以10010为例，可
以这样确立状态：S0<检测到一个“0”，即没有进入
检测 ）、S1<检测到一个“1”，即进入检测）、S2<检
测到“10”）、S3<检测到“100”）、 S4<检测到
“1001”）、S5<检测到“10010”）共6个状态，再
构建图表进行状 态化简；<注意，当输入为0时，如果
是连续监测，S5次态应该回到S3；如果是不连续监
测 ，则应该回到S0；）v4bdyGious

14 21

个人收集整理资料， 仅供交流学习， 勿作商业用途
3、
注意，利用mealy机或者moore机实现，其构建状态
图表有所区别，一般利用mealy设计 的状态比moore
的要少；J0bm4qMpJ9

4、
检测有连续与非 连续检测两种形式，其状态设计过程
有所不同；例外对于处理多个串行序列同时检测的问
题，其 思想仍旧为上面所论，只是讨论状态转移是，
涉及到的因素更多，需谨慎；XVauA9grYP

5、 详情请参见课件；
设计方法二
利用移位寄存器芯片，例如‘194的串并转换特性来实现串行
序列检测器。
第一步，选择或者构建与序列长度相同位数的移位寄存器；
第二步，将序列输入信号接到移位寄存器的串行输入处；
第三步，通过组合逻辑，将移位寄存 器并行输出进行译码，将带
检测序列，比如上例中的‘10010’信号解读出来；bR9C6TJsc w

注意
数据检测其可以做如下区分。其设计状态会有所不同。
1、 Mealy or moore
2、
数据检测可以分为可重叠续 有所不同。注意区分；pN9LBDdtrd

3、 可分为单组数据检测与多组数组检测两种；
15 21

个人收集整理资料， 仅供交流学习， 勿作商业用途
关于计数器的讨论计数器的一些基本概念
状态循环圈counters——asynchronous counters）和同步计数器counters）等DJ8T7nHuGT

基于74163的设计和分析

要清楚如下内容：
a、 引脚定义
b、 74163为二进制计数器c、 同步清零d、 ENP与ENT以及和RCO的关系
e、 时序图
利用74163实现其他的二进制计数器
16 21

个人收集整理资料， 仅供交流学习， 勿作商业用途
a、
如果该二进制计数器状态循环圈为标准芯片中的M状态直接跳变
到‘0’状态，则可在M状态时令CL R- L有效。这个清零动作会
在这个状态结束也就是下个触发沿来临时完成；QF81D7bvUA

b、
如果该二进制计数器为标准芯片计数器中M状态直接跳变到N状
态，则可以在M状态时令LD- L有效，并将DCBA设置成N的状态
值。这个预置动作会在M状态结束即下个触发沿来临时完成；4B7a9QFw9h

c、
如果该二进制计数器为标准芯片计数器中的‘15 ’状态跳变到M
状态，则可利用RCO输出。应为RCO为高电平有效，所以需加非
门介入到L D端，并将DCBA预置到M的状态值。这个预置动作会
在状态‘15’结束后的触发沿来临时完成；i x6iFA8xoX

d、 还可以利用RCO实现多个74163的级联；
e、
标准的做法是无论构建卡诺图以求上述几个引脚的输入。一个简
单的做法是，将要讨论的状态转 换成<比如a和b中的状态M）转
换成二进制数，择其为‘1’的位数所对应的状态变量，构建一
个与非门接到CLR或者LD端。wt6qbkCyDE

f、 详情请参见课件
利用74163实现其他计数方式的计数器
a、 将74163变成与待求计数器模数相同的二进制计数器；
b、 将该二进制计数器作为组合逻辑的输 入，待求二进制作为组合
逻辑的输出，构建一个组合逻辑的翻译电路；
17 21

个人收集整理资料， 仅供交流学习， 勿作商业用途
c、
详情请参见课件——利用163实现环形计数器counter）、扭环计数器Kp5zH46zRk

利用74163实现序列信号发生器a、 将74163变成与待求序列信号发生器序列长度相同的二进制计
数器；
b、
将该 二进制计数器作为组合逻辑的输入，以待求逻辑的每一位对
应一个计数状态，作为组合逻辑的输出，构建 翻译电路。
Yl4HdOAA61

c、 详情请参见课件
关于移位寄存器的讨论移位寄存器的一些基本概念
CLK
CLR
S1


S0

LIN
QD

D
QC

C

QB

B

QA

A


RIN




寄存器的概念，移位寄存器基本输入输出结构等以及各引脚的定
义
基于7494的设计和分析
18 21

个人收集整理资料， 仅供交流学习， 勿作商业用途
利用194实现串行数据检测
根据移位寄存器的串并转换——串入并出结构的特性——参见前面
数据检测部分的介绍；
反馈移位寄存器计数器
反馈函数的概念——是个组合逻辑，输入逻辑时各个触发起的输
出，即状态，输出逻辑直接接到移位寄存器的串行输入上；
ch4PJx4BlI

移位寄存器+反馈函数的电路，一般用于带移位特性的状态机，比如
环形计数器，扭环计数器等
最小成本上；
最小成本的扭环计数器就是串行输出的非接到串行输入上；
大家掌握环形或者扭环计数的自校正风险
信号发生器的设计其实环形和扭环计数器也可以看成是个信号发生器；
设计方法一：计数器+组合逻辑
利用计数器实现——请参见计数器部分的介绍；
设计方法二：移位寄存器+反馈函数
设计步骤如下：
1、 确定状态：根据移位特 性来确定状态。两个原则，其
一，移位特性，其二，无重复状态出现，详情请参见课件；
19 21

个人收集整理资料， 仅供交流学习， 勿作商业用途
2、 设计出状态图后，根据移位特性确定移位方向——那边
是串入，那边是串出？
3、 确定状态的反馈函数——当前状态的反馈函数输出就等
于次态的串入；
4、
5、
求反馈函数并完成电路，详情请参见课件
最小风险的设计方法请参见课件
设计方法三：反馈移位寄存器计数器+组合逻辑
注意，反馈移位寄存器最终构成的是一个计数 循环圈，与二进制
在结构上相同，只是计数方式不同罢了。所以利用移位寄存器可以
构成一个计 数循环后利用与设计方法一相同的思路构建一个序列发
生器；E836L11DO5

比如一个六位的序列发生，就可以利用一个‘194实现三位的扭
环再加上一个’151来实现；
存储器
ROM
1、
2、
3、
4、
5、
RAM
1、 定义与结构
20 21
定义以及结构
字线存储容量的定义字扩展与位扩展
利用ROM实现随机的组合逻辑

个人收集整理资料， 仅供交流学习， 勿作商业用途
2、 静态RAM和动态RAM的区分
3、
4、 申明：
5、 所有资料为本人收集整理，仅限个人学习使用，勿做商
业用途。
6、
7、
21 21