galexMSP430F449单片机时钟配置详细举例(自己总结的)

2021年1月19日发(作者：汤若望)
//******************************************** *********************************
*
//

MSP430-TEST44X Demo - FLL+ clock, Runs internal DCO at 2.45Mhz
//
//


//
//
















MSP430F449
//












-----------------
//








/||













XIN|-
//









| |
















| 32khz xtal
//









--|RST









XOUT|-
//











|
















|
//











|












P1.1|--> MCLK = 2.4576Mhz
//











|
















|
//











|












P1.5|--> ACLK = 32khz
//











|
















|
//
//


//

程
序
功
能
：
该
程
序
是
通
过
设
置
不
同
的
时
钟
源
输
出
模
式
，
具
体
是
P1.5=ACLK=32.768Khz;P1.1=MCLK=4.9Mhz,
//











通过本实验了解
MSP430
内部的时钟来源和不同频率的设置。

//

硬件连接：在必须连接
P1.1
、
P1.5
短接器，

//


MSP430F449
复
位
后
,MCLK
和
SMCLK
的
驱
动
源
为
DC O,SMCLK=MCLK=32*ACLK=32*32768=1048576Hz
。

//////fDCOCLK = D x (N + 1) x fACLK
。

//////N
的设置为
SCFQCTL = N(N
取值
1~127);
/////D
的设置为
SCFI0 = D(D
取值
FLLD_1,FLLD_2,FLLD_4,FLLD_8,
即
D=1,2,4,8),
默认值
D
取
2;
/////
还要设置
FLL_CTL0
｜
= DCOPLUS,D
才会生效

//********************** ************************************************** *****
*
#include

void main(void)
{


WDTCTL = WDTPW + WDTHOLD;






// Stop watchdog timer


SCFI0 |= 2;

















//
可取
1.2.4.8


FLL_CTL0 = XCAP18PF+DCOPLUS;



// set load capacitance for xtal


SCFQCTL = 74;


















//

(
可取
1~127)




(74+1) x 32768*2 = 4.9Mhz




P1DIR = 0x22;


















// P1.1 & P1.5 to output direction


P1SEL = 0x22;


















// P1.1 & P1.5 to output MCLK & ACLK



while(1);






















// loop in place
}

//********************************* ********************************************
*
//

//
//
















MSP430F449
//












-----------------
//








/||













XIN|-
//









| |
















| 32khz xtal
//









--|RST









XOUT|-
//











|
















|
//











|












P1.1|--> MCLK = 8Mhz
//











|
















|
//











|












P1.5|--> ACLK = 32khz
//











|
















|
//
//


//

程
序
功
能
：
该
程
序
是
通
过
设
置
不
同
的
时
钟
源
输
出
模
式
，
具
体
是
P1.5=ACLK=32.768Khz;P1.1=MCLK=8Mhz,
//











通过本实验了解
MSP430
内部的时钟来源和不同频率的设置。

//

硬件连接：在必须连接
P1.1
、
P1.5
短接器，
//********************************************** *******************************
*
#include

void main(void)
{


WDTCTL = WDTPW + WDTHOLD;






// stop watchdog timer


SCFI0 |= FN_2;

















// x2 DCO frequency, 8MHz nominal DCO


SCFQCTL = 121;

















// (121+1) x 32768 x 2 = 7.99 Mhz


FLL_CTL0 = DCOPLUS + XCAP18PF;

// DCO+ set so freq = xtal x D x N+1


P1DIR = 0x22;


















// P1.1 & P1.5 to output direction


P1SEL = 0x22;


















// P1.1 & P1.5 to output MCLK & ACLK


while(1);






















// loop in place
}


//** ************************************************** *************************
*
//


//
//
















MSP430F44x
//












-----------------
//







/| |













XIN|-