维度英语Cadence中Capture向Allegro中导入网表时的常见错误

2021年1月20日发(作者：当兵)
一、
Capture
生成
netlist
的时候报错：

1.

Unable
to
open
c:CadencePSD_
for reading. Please correct the above error(s) to proceed

错误解释：

文件找不到或

文件不能打开，这个问题的根
源是，有可能每台电脑上安装
Allegro
的的位置不一样，

文件找不到是理所当然的。

处理办法：

点生成
netlist
，点
setup
，修改路径为

所在路
径，把

文件的位置选择你现在安装目录的文件 位置。



2.
Spawning...
-pst -d




#1 Error [ALG0012] Property
instance U3: SCHEMATIC1, PAGE1 (2.00, 2.10).

#2 Error [ALG0012] Property
instance C2: SCHEMATIC1, PAGE1 (2.30, 0.30).

#17 Aborting Netlisting... Please correct the above errors and
retry.

错误解释：

Error
[ALG0012]
Property

Footprint
missing
from
part
Reference>: , ( ,

A
PCB
Footprint
(JEDEC_TYPE
in
Allegro)
is
required
for
all
parts
in Allegro. Therefore all parts without this property are listed
before aborting the netlisting. You can add the PCB Footprint
property by selecting the part listed, then choosing Edit
Properties from the pop-up menu and placing a value, such as
dip14_3, on the part.

在
Allegro
中，每个器件都需要一个
PCB封装。所以在取消列出网表之
前，软件会列出所有没有此项的器件。你可以选择列出的器件添加PCB
封装，然后选择
Edit Properties
来编辑器件的值。

处理办法：

在导出
Netlist
之前，只需要保证每个器件都是有封装的，
且器件
PCB
Footprint
值与对应的
.dra
封装文件名一致
。


3.
[DRC0011] Reference is invalid for this part

The reference for the part is invalid. For example, this occurs
when a part reference like U?A has not been updated. Update the
part reference
。

Reference
项不可随意修改。


4.
Pin numbers do not match. Check device file.

原因：原理图中的晶振给了两个管脚，而其封装却是四个管脚。

原理图与
PCB
封装对应原则：

除了
PCB
F ootprint
的名字要写对以外，还有一点，就是
原理图的元件
的管脚数目一定要 和封装的管脚数目必须一样
。这里说的管脚，包括了
原理图中可能没有现实的
Powe r Pins,
不包括封装中的
machanical
pins
；另外，原理图和封装的对应关系是依靠
pin number
来建立的，
所以两者的相应的
pin number
一定要一样，而
pin number
是不是数字
并没有关系。


5.
ERROR(SPMHNI-191): Device/Symbol check error detected.
WARNING(SPMHNI-337): Unable to load symbol 'HDR1X2' for device