-
本章节我们来说说最基本的测试——
开短路测试（
Open-Short Test
）
，说说测试的目的和
方法。
一．测试目的
Open-Short Test
也称为
ContinuityTest
或
Contact Test
，
用以确认在器件测试时所有的信
号引
脚都与测试系统相应的通道在电性能上完成了连接，并且没有信号引脚与其他信号引
脚、
电源或地发生短路。
测试时
间的长短直接影响测试成本的高低，
而减少平均测试时间的一个最好方法就是尽
可能早地发现并剔除坏的芯片。
Open-Short
< br>测试能快速检测出
DUT
是否存在电性物理缺陷，
如引脚短路、
bond
wire
缺失、引脚的静电损坏、以及制造缺陷等。
另外，
在测试开始阶段，
Open-S
hort
测试能及时告知测试机一些与测试配件有关的问题，
如
ProbeCard
或器件的
Sock
et
没有正确的连接。
二．测试方法
Open-Short
测试的条件在器件的规格数或测试计划书
里通常不会提及，
但是对大多数器
件而言，它的测试方法及参数
都是标准的，这些标准值会在稍后给出。
基于
PMU
的
Open-
Short
测试是一种串行（
Serial
）静态的
DC
测试。首先将器件包括
电源和地的所有管脚拉低至“地”
（即我们常说的清
0
），接着连接
PMU
到单个的
DUT
管
脚，并驱动电流顺着偏置方向经过管脚的保护
二极管——
一个负向的电流会流经连接到地
< br>的二极管（图
3-1
），一个正向的电流会流经连接到电
源的二极管（图
3-2
），电流的大小
在
100uA
到
500uA
之间就足够了。大家知道，当电流流经二极管时，会在其
P-N
结上引起
大约
0.65V
的压降，我们接下来去检测连接点的电压就可以知道结果了。
既然程序控制
PMU
去驱动电流，那么
我们必须设置电压钳制，去限制
Open
管脚引起
的电压。
Open-Short
测试的钳制电压一般
设置为
3V
——当一个
Open
的管脚被测试到，它
的测试结果将会是
3V<
/p>
。
串行静态
Open-Short
测试的
优点在于它使用的是
DC
测试，当一个失效（
< br>failure
）发生
时，其准确的电压测量值会被数据
记录（
datalog
）真实地检测并显示出来，不管它是
Open
引起还是
Short
导致。缺点在于，从测试时间上考虑，会要求测试系统对
DUT
的每个管脚
都有相应的独立的
DC
< br>测试单元。对于拥有
PPPMU
结构的测试系统来说，这
个缺点就不存
在了。
当然，
Open-
Short
也可以使用功能测试（
Functional Te
st
）来进行，我会在后面相应的
章节提及。
< br>
图
3-1.
对地二极管的测试
测试下方连接到地的二极管，
用
PMU
抽取大约
-100uA
的反向电流；设置电压下限为
-1.5V
，低
于
-1.5V
（如
-3V
）为开路；设置电压上限为
-0.2V
，高于
-0.2V
（如
-0.1V
< br>）为短路。
此方法仅限于测试信号管脚（输入、输出及
I
O
口），不能应用于电源管脚如
VDD
和
VSS.
图
3-2.
对电源二极管的测试
测试上方连接到电源的二极
管，用
PMU
驱动大约
100uA
的正向电流；设置电压上限为
1.5V
，高
于
1.5V
（如
3V
< br>）为开路；设置电压下限为
0.2V
，低于
0.2V
（如
0.1V
）为
短路。
此方法仅限于测试信号管脚（输入、输出及
IO
口），不能应用于电源管脚如
VDD
和
VSS.
电源类管脚结构和信号类管脚不一样，无法照搬上述测试方法。不过也可以测试其开路
情形，如遵循已知的良品的测量值，直接去设置上下限。
第四章
.DC
参数测试（
1
）
摘要
本章节我们来说说
DC
参数测试，大致有以下内容，
?
欧姆定律等基础知识
?
DC
测试的各种方法
?
各种
DC
测试的实现
?
各类测试方法的优缺点
基本术语
在大家看
DC
测试部分之前，有几个术语大家还是
应该知道的，如下：
Hot
Switching
热切换，即我们常
说的带电操作，在这里和
relay
（继电器）有关，指在有<
/p>
电流的情况下断开
relay
或闭合
relay
的瞬间就有电流流过（如：闭合前
relay
两端的电位
不等）。热切换会减少
relay
的使用寿命，甚至直接损坏
relay
，好的程序应避免使用热切
换。
Latch-up
闩锁效应，由于在信号、电源或地等管脚
上施加了错误的电压，在
CMOS
器件内部引起了大电流，
造成局部电路受损甚至烧毁，
导致器件寿命缩短或潜在失效等灾
难性的后果。
Binning
Bi
nning
（我很苦恼这玩意汉语怎么说——译者）是一个按照芯片测试结果进行自动分
类的过程。
在测试程序中，
通常有两种
Binning
的方式——
hard
binning
和
soft binning. Hard <
/p>
binning
控制物理硬件实体（如机械手）将测试后的芯片放
到实际的位置中去，这些位置
通常放着包装管或者托盘。
Sof
t binning
控制软件计数器记录良品的种类和不良品的类型，
< br>便于测试中确定芯片的失效类别。
Hard
binning
的数目受到外部自动设备的制约，而
Soft
binning
的数目原则上没有限制。下面是一个
Binning
的例子：
Bin#
类别
01
100MHz
下良品
02
75MHz
下良品
10
Open-Short
测试不良品
11
整体
IDD
测试不良品
12
整体功能测试不良品
13
75MHz
功能测试不良品
14
功能测试
VIL/VIH
不良品
15
DC
测试
VOL/VOH
不良品
16
动态
/
静态
I
DD
测试不良品
17
IIL/IIH
漏电流测试不良品
从上面简单的例子中我们可以看到，
Hard bin
0
，
Soft bin 01-02
是
良品，是我们常说
的
GoodBin
；
而
Hard bin 1,Soft bin 10-17
是不
良品，也就是我们常说的
FailedBin
。
测试程序必须通过硬件接口提供必要的
Binnin
g
信息给
handler
，当
handler
接收到一
个器件的测试结果，它
会去判读其
Binning
的信息，根据信息将器件放置到相应
位置的托
盘或管带中。
第四章
.DC
参数测试（
2
）
Program Flow
测试程序流程中的各个测试项之间的关系对
DC
测试来说是重要的，很多
DC
测试要求
前提条件，如器件的逻辑必须达到规定的逻辑状态要求，因此，在
DC
测试实施之前，通常
功能测试需要被验证无误。如果器件的功能不正确，
则后面的
DC
测试结果是没有意义的。
图
4-1
的测试流程图图解了一个典型的测试流程，
我们可以看到
Gross Functional
Test
在
DC
Test
之前实施了，
这将保证所有的器件功能都已经完全实现，
< br>并且
DC
测试所有的前提条件
都
是满足要求的。
我们
在制定测试程序中的测试流程时要考虑的因素不少，
最重要的是测试流程对生产测
试效率的影响。一个好的流程会将基本的测试放在前面，尽可能早的发现可能出现的失效，
以提升测试效率，缩短测试时间。其它需要考虑的因素可能有：测试中的信息收集、良品等<
/p>
级区分等，确保你的测试流程满足所有的要求。
图
4-1.
测试流程
< br>
生产测试进行一段时间后，测试工程师
应该去看看测试记录，决定是否需要对测试流程
进行优化——出现不良品频率较高的测试
项应该放到流程的前面去。
Test
Summary
测试
概要提供了表明测试结果的统计信息，它是为良率分析提供依据的，因此需要尽可
能多地
包含相关的信息，
最少应该包含总测试量、
总的良品数、
总的不良品数以及相应的每
个子分类的不良品数等。在生产测试进行的
时候，经常地去看一下
Test Summary
可以实时
地去监控测试状态。图
4-2
显示的是一个
Summary
的实例。
第四章
.DC
参数测试（
3
）
DC
测试与隐藏电阻
许多
DC
测试或验证都是通过驱动电流测量电压或者驱动电压测量电流实现的，其实
质
是测量电路中硅介质产生的电阻值。
当测试模式为驱动电流时，测量到的电压为这部分<
/p>
电阻上产生的电压；与之相似，驱动电压时，测量到的电流为这部分电阻消耗的电流。
我们按照器件规格书来设
计半导体电路，基本上每条半导体通路的导通电压、电路电
阻等详细的参数都已规定；整
体传导率也可能随着器件不同的功能状态而改变，
而处于全
导通
、半导通和不导通的状态。
< br>在
DC
参数测试中欧姆定律用于计算所测试的电阻值，验
证或调试
DC
测试时，我们
可以将待测
的电路看作电阻来排除可能存在的缺陷，
通过驱动和测量得到的电压和电流值
可以计算出这个假设电阻的阻抗。
Parameter
VOL
Description
Output Low
Voltage
Test
Conditions
VDD=Min,
IOL=8.0mA
Min
Max
0.4
Unit
V
我们可以用
VOL
这个参数来举例说明：
VOL=0.4V
，
IOL=8.0mA
，这个参数陈述了输
出门电路驱动逻辑
0
时在输出
8mA
电流情况下其上的电压不能高于
0.4V
这样一个规则。
了解了这个信息，
我们可以通过欧姆定律去计
算器件管脚上拥有的输出电阻，看它是否满
足设计要求。
通过定
律公式
R=V/I
我们可以知道，
器件
设计时，
其输出电阻不能高于
50ohm
，
但是我们在规格书上看不到“输出电阻”字样，取而代之的是
VOL
和
IOL
这些信息。
注：
很多情况下我们可以用电阻代替待测器件去验证整个测试相关环节的正确性，
它能排
除
DUT
以外的错误，如程序
的错误或负载板的问题，是非常有效的调试手段。
第四章
.DC
参数测试（
4
）
-VOH/IOH
VOH/IOH
VO
H
指器件输出逻辑
1
时输出管脚上需要
保证的最低电压
（输出电平的最小值）
；
IOH
指器件输出逻辑
1
时输出管脚
上的负载电流（为拉电流）。下表是
256 x 4
静态
RAM
的
VOH/IOH
参数说明：
Parameter
VOH
Description
Test
Conditions
Min
2.4
Max
Unit
V
Output High Voltage
VDD=4.75V, IOH= -5.2mA
测试目的
VOH/I
OH
测试实际上测量的是输出管脚在输出逻辑
1
时的电阻，此测试确保输出阻抗
满足设计要求，并
保证
在严格的
VOH
条件下提供所定义的
I
OH
电流
。
测试方法
VOH/I
OH
测试可以通过静态或动态方式实现，这里我们先说说静态方法。如图
4-3
，静
态测试时，
器件的
所有输出管脚被预置到输出逻辑
1
状态
，测试机的
PMU
单元通过内部继
电器
的切换连接到待测的输出管脚，
接着驱动
（拉出）
IOH
电流
，
测量此时管脚
上的电压值
并与定义的
VOH
相比较<
/p>
，如果测量值低于
VOH
，则判不合格。
对于单个
PMU
的测试机来
说，这个过
程不断地被重复直到所有的输出管脚都经过测试，
而
PPPMU
结构的测试机则可
以一次完成。
注：
1
）使用
VD
Dmin
作为此测试最差情形；
2
）
IOH
是拉出的电流，对测试机来
说它是负电流；
3
）测试时需要设置电压钳制。
图
测试
阻抗计算
VOH
测试检验了器件当输出逻辑
1
时输出管脚输送电流的能力，另一种检验这种能力
的途径则是测量逻辑
1
状态时输出端口的阻抗。如图
4-4
，施加在等效电路中电阻上的压降
为
E=4.75-2.4=2.35V
，
I=5
.2mA
，
则
R=E/I=452oh
m
，
那么此输出端口的阻抗低于
452
ohm
时，
器件合格。
在调试、
分析过程中将管脚电路合理替换为等效电路可以帮助我们简化思路，
是
个不错的方法。
图
4-4.
等效电路
故障寻找
开始
Trouble Shooting
前，打开
dataloger
纪录测量结果，如果待测器件有
自己的标准，
测试并纪录测量结果后，所得结果不外乎以下三种情况：
< br>
1
．
VOH
电压正常，测试通过；
2
．
在正
确输出逻辑
1
条件下，
VOH
电压测量值低于最小限定，测试不通过；
3
．
在错
误的输出条件下，如逻辑
0
，
VOH<
/p>
电压测量值远低于最小限定，测试不
通过。
这种情况下，
测试机依然试图驱动反向电流到输出管脚，
而管
脚因为状态不对会表现
出很高的阻抗，这样会在
PMU
上引起一个负压，这时保护二极管会起作用，将电压限制在
-0.7V<
/p>
左右。
当故障（
failure
）发生时，我们需要观察
datalog
中的电压测量值以确定故障类型，是
上述的第
2
种情况？还是第
3
种？
Datalog of:
VOH/IOH
Serial/Static test using the PMU
Pin Force/rng
Meas/rng Min Max
Result
PIN1
-5.2mA/ 10mA 4.30V/8V 2.40 V
PASS
PIN2
-2.0mA/ 10mA
2.34V
/8V
2.40 V
FAIL
PIN3 -5.2mA/ 10mA
3.96V/8V 2.40 V PASS
PIN4 -5.2mA/ 10mA
3.95V/8V 2.40 V PASS
PIN5 -8.0mA/ 10mA
3.85V/8V 2.40 V PASS
PIN6 -8.0mA/ 10mA
-.782V
/8V 2.40 V
FAIL
如果只是测量值低于最小
限定，则很可能是器件自身的缺陷，如上面
datalog
中<
/p>
pin2
的
失效，
从中我们可以看到测试发生时预处理成功实现，
器件处于正确的逻辑状态，
而输出端
的阻抗很大。
这有可能是测试硬件上的阻
抗附加到了其中，
因此对测试机及测试配件的校验
工作就显得很
重要了。
故障也可能是因为器件没有正确地进行预处理而导致
逻辑状态不对引起的，上面
datalog
中
< br>pin6
的失效就是这种情况。
在进行
DC
测试之前，
应该保证进行
预处理的向量正确无误，
这就要将预处理工作当作
一项功能测试
来进行。
在测试流程中，
代表预处理功能的测试项应该放到相应
的
DC
测试项
之前。
< br>只有它通过了保证了预处理已经正确实施，
我们才去做
D
C
测量；
否则我们就要花时
间去解决预
处理功能的测试问题。
只有输出被设定为正确地状态，
VOH/
IOH
测试才有意义。
VOL/IOL
VOL
指器件输出逻辑
0
时输出管脚上需要压制的最高电压（输出电平的最大值）；
I
OL
指器件输出逻辑
0
时输出管脚上的
负载电流（为灌电流）。下表是
256 x 4
静态
RAM
的
VOL/IOL
参数说明：
Parameter
VOL
Description
Test
Conditions
Min
Max
0.4
Unit
V
Output Low Voltage
VDD=4.75V, IOL= 8.0mA
测试目的
VOL/IOL
测试实际上测量的是输出管脚在输出逻辑
0
时的电阻，
此测试确保输出阻抗满
足设计要
求，并保证在严格的
VOL
条件下吸收所定义的
IOL
电流。换句话说，器件的输出
管脚必须吃进规格
书定义的最小电流而保持正确的逻辑状态。
测试方法
与
VOH/IOH
一样，
VOL/IOL
测试也可以通过静态或动态方式实现，这里我们还是先说
说静态方法。如图
4-5
，静态测试时，器
件的所有输出管脚被预置到输出逻辑
0
状态，测试
机的
PMU
单元通过内部继电器的切换连接到待测的
输出管脚，
接着驱动
（灌入）
IOL<
/p>
电流，
测量此时管脚上的电压值并与定义的
VOL
相比较，如果测量值高于
VOL
，则判不合格。对
于单个
PMU
的测
试机来说，这个过程不断地被重复直到所有的输出管脚都经过测试，而
PPPMU
结构的测试机则可以一次完成。
注：
1
）使用
VDDmin
作为此测试最差情形；
2
< br>）
IOL
是灌入的电流，对测试机来说它是正电流；
3
）测试时需要设置电压钳制。
图
测
试
阻抗计算
VOL
测试检验了器件当输出逻辑
0
时输出管脚吸收电流的能力，另一种检验这种能力
的途径则是测量逻辑
0
状态时输出端口的阻抗。如图
4-6
，施加在等效电路中电阻上的压降
为
E=VOL-VSS=0.4V
，
I=8mA
，则
R=E/I=50ohm
，那么此
输出端口的阻抗低于
50ohm
时，
器
件合格。
图
4-6.
等效电路
< br>
故障寻找
开始
Trouble
Shooting
前，打开
dataloger
纪录测量结果，如果待测器件有自己的标准，
测试并纪录测量结果后，所得结果
不外乎以下三种情况：
1.
VOL
电压正常，测试通过；
2.
在正确输出逻辑
0
条件下，
VOL
电压测量值高于最大限
定，测试不通过；
3.
在错误的输出条件下，如逻辑
1
，
VOL
电压测量值远高
于最大限定，测试不
通过。
这种情况下，
datalog
中将显示
程序中设定的钳制电压值。
当故障（
failure
）发生时，我们需要观察
datalog
中的电压测量值以确定故障类型，是
上述的第
2
种情况？还是第
3
种？
Datalog
of:
VOL/IOL
Serial/Static test using the
PMU
Pin
Force/rng Meas/rng Min Max
Result
PIN1
12.0mA/20mA 130mV/8V 400mV
PASS
PIN2 12.0mA/20mA
421mV/8V 400mV
FAIL
PIN3 4.0mA/10mA 125mV/8V
400mV PASS
PIN4
4.0mA/10mA 90mV/8V 400mV PASS
PIN5 8.0mA/10mA
205mV/8V 400mV PASS
PIN6 8.0mA/10mA 5.52V/8V
400mV
FAIL
如果只是测量值高于最大限定，则很可能是器件自身的缺陷，如上面
d
atalog
中
pin2
的
失效，
从中我们可以看到测试发生时预处理成功实现，
器件处于正确的逻辑状态，
而输出端
的阻抗稍大。
这有可能是测试硬件上的阻抗附加到了其中，
因此对测试机及测试配件的
校验
工作就显得很重要了。
故障也可
能是因为器件没有正确地进行预处理而导致逻辑状态不对引起的，上面
datalog<
/p>
中
pin6
的失效就是这种情况。
在进行
DC
测试之
前，
应该保证进行预处理的向量正确无误，
这就要将预处理工作
当作
一项功能测试来进行。
在测试流程中，
代表预处理功能的测试项应该放到相应的
DC
测试项
之前。
只有它通过了保证了预处理已经正确实施，
我们才去做
DC
测量；
否则我们就
要花时
间去解决预处理功能的测试问题。同样，只有输出被设定为正确地状态，
VOL/IOL
测试才
有意。
< br>
第四章
.DC
参数测试（
7
）
-Static IDD
静态指器件处于非活动状态，
IDD
静态电流就是指器件静态时
Drain
到
GND
消耗的漏
电流。
静态电流的测试目的是确保器件低功耗状态下的电流消耗在规格书定义的范围内，
对
于依靠电池供电的便携式产品的器件来说，
此项测试格外
重要。
下表是一个静态电流参数的
例子：
Parameter
Description
IDD
Static
PowerSupply
Current
Test
Conditions
VDD=5.25V
Iout=0
Input=VDD
Min
Max
+22
Units
uA
测试方法
静态
IDD
也是测量流入
VDD
管脚的总电流，与
Gross IDD
< br>不同的是，它是在运行一定
的测试向量将器件预处理为已知的状态后进行，
典型的测试条件是器件进入低功耗状态。
测
试
时，器件保持在低功耗装态下，去测量流入
VDD
的电流，再将
测量值与规格书中定义的
参数对比，判断测试通过与否。
VIL
、
VIH
、
V
DD
、向量序列和输出负载等条件会影响测试
结果
，这些参数必须严格按照规格书的定义去设置。
设计人员应该准备准确的向量序列以完成对器件的预处理，将器件带入低功耗模式，如<
/p>
果向量的效果不理想，则需要进一步完善，精准的预处理序列是进行静态
< br>IDD
测试的关键。
测试硬件外围电路的旁路电容会影响测试结果，
如果我们期望的
IDD
电流非常小，
比如
微安级，
在测量电流前增加一点延迟时间
也许会很有
帮助。
在一些特殊情况中，
甚至需要使
用
Relay
在测量电流前将旁路电容断开以确保测量结果的精
确。
图
4-10.
静态电流测试
阻抗计算
静态电流测试实际上测量的也是器件
VDD
和
GND
之间的阻抗
，当
VDD
电压定义在
5.25V
< br>、
IDD
上限定义在
22uA<
/p>
，根据欧姆定律我们能得到可接受的最小阻抗，
如图
4-11
，最
小的阻抗应该是
238.636
欧姆。
图
4-11.
等效电路
故障寻找
静态电流测试的故障寻找和
Gross IDD
大同小异，
datalog
中的测试结果也无非三种：
1.
电流在正常范围，测试通过；
2.
电流高于上限，测试不通过；
3.
电流低于下限，测试不通过。
Datalog
of: Static
IDD
Current
using
the
PMUPin Force/rng
Meas/rng Min Max Result
VDD1 5.25V/10V 19.20uA/25uA -1uA
+22uA PASS
同样，当测试不通过的情况发生，我们要就要找找非器件的原因了：将器件从
s
ocket
上拿走，运行测试程序空跑一次，测试结果应该为
0
电流；如果不是，则表明有器件之外的
地方消耗了电流，
我们就得一步步找出测试硬件上的问题所在并解决它，
比如移走
Loadboard
再运行程序，
这样就可以
判断测试机是否有问题。
我们也可以用精确点的电阻代替器件去验
证测试机的结果的精确度。
在单颗
DUT
上重复测试时，静态电流测试的结果应该保持一
致性，且将
DUT
拿开再放
回重测的结
果也应该是一致和稳定的。
IDD Static Current
静态指器件处于非活动状态，
< br>IDD
静态电流就是指器件静态时
Drain
到
GND
消耗的漏
电流。
静态电流的测试目的是确保器件低功耗状态下的电流消耗在规格书定义的范围内，
对
于依靠电池供电的便携式产品的器件来说，
此项测试格外重要。
下表是一个静态电流参数的
例子：
Parameter
Description
IDD
Static
PowerSupply
Current
Test
Conditions
VDD=5.25V
Input=VDD
Iout=0
Min
Max
+22
Units
uA
测试方法
静态
IDD
也是测量流入
VDD
管脚的总电流，与
Gross IDD
< br>不同的是，它是在运行一定
的测试向量将器件预处理为已知的状态后进行，
典型的测试条件是器件进入低功耗状态。
测
试
时，器件保持在低功耗装态下，去测量流入
VDD
的电流，再将
测量值与规格书中定义的
参数对比，判断测试通过与否。
VIL
、
VIH
、
V
DD
、向量序列和输出负载等条件会影响测试
结果，这些参数必
须严格按照规格书的定义去设置。
设计人员应该准备准确的向量序列以完成对器件的预处理，将器件带入低功耗模式，如
果向量的效果不理想，则需要进一步完善，精准的预处理序列是进行静态
ID
D
测试的关键。
测试硬件外围电路的旁路电容会影响测试结果，
如果我们期望的
IDD
电流非常小，
比如
< br>微安级，
在测量电流前增加一点延迟时间也许会很有帮助。
在一些特殊情况中，
甚至需要使
用
R
elay
在测量电流前将旁路电容断开以确保测量结果的精确。
图
4-10.
静态电流测试
阻抗计算
静态电流测试实际上测量的也是器件
VDD
和
GND
之间的阻抗，当
VDD<
/p>
电压定义在
5.25V
、
IDD
上限定义在
22uA
，
根据欧姆定律我们能得到可接受的最小阻抗，如图
4-11
，<
/p>
最小的阻抗应该是
238.636
欧姆。
图
4-11.
等效电路
故障寻找
静态电流测试的故障寻找和
Gross IDD
大同小异，
datalog
中的测试结果也无非三种：
1.
电流在正常范围，测试通过；
2.
电流高于上限，测试不通过；
3.
电流低于下限，测试不通过。
Datalog of: Static IDD Current using
the
PMUPin Force/rng Meas/rng
Min Max Result
VDD1
5.25V/10V 19.20uA/25uA -1uA +22uA
PASS
同样，当
测试不通过的情况发生，我们要就要找找非器件的原因了：将器件从
socket
上拿走，运行测试程序空跑一次，测试结果应该为
0
< br>电流；如果不是，则表明有器件之外的
地方消耗了电流，
我们就得一步步找出测试硬件上的问题所在并解决它，
比如移走
Loadboard
再运行程序，
这样就可以判断测试机是否有
问题。
我们也可以用精确点的电阻代替器件去验
证测试机的结果
的精确度。
在单颗
DUT
上重复测试时，静态电流测试的结果应该保持一致性，且将
DUT
拿开再
放回重测的结果也应该是一致和
稳定的。
第四章
.DC
参数测试（
8
）
-IDDQ & Dynamic IDD
IDDQ
IDDQ
是指当
CMO
S
集成电路中的所有管子都处于静止状态时的电源总电流。
ID
DQ
测
试目的是测量逻辑状态验证时的静止
（稳定不变）
的电流，
并与标准静态电流相比较以提升
测试覆盖率。
IDDQ<
/p>
测试运行一组静态
IDD
测试的功能序列
，
在功能序列内部的各个独立的断点，
进
行
6-12
次独立的电流测量。测试序列的目标是，在每个断
点验证验证总的
IDD
电流时，尽
可能
多地将内部逻辑门进行开
-
关的切换。
IDDQ
测试能直接发现器件电路核心是否存在
其他方法无法检测出的较小的损伤。
IDD Dynamic Current
动态指器件处于活动状态，
IDD
动态电流就是指器件活动状态时
Drain
到
GND
消耗的
电流。
动态电流的测试目的是确保器件工作状态下的电流消耗在规格书定义的范围内，
对于
依靠电池供电的便携式产品的器件来说，
此
项测试也是很重要的。
下表是一个动态电流参数
的例子：
Parameter
Description
IDD
Dynamic
PowerSupply
Current
Test
Conditions
VDD=5.25V
f=fMAX=66MHz
Min
Max
18
Units
mA
测试方法
动态
IDD
也是测量流入
VDD
管脚的总电流，
通常由
PMU<
/p>
或
DPS
在器件于最高工作频
率下运行一段连续的测试向量时实施，
测量结果与规格书中定义的参数对比
，
判断测试通过
与否。与静态
IDD<
/p>
测试相似，
VIL
、
VIH
、
VDD
、向量序列和输出
负载等条件会影响测试结
果，这些参数必须严格按照规格书的定义去设置。
一些测试系统拥有使用
DPS
测量电流的能力，但是硬件所提供的精度限制了其对低电
流测试的可靠度。如果
DPS
测量电流的精确度不
足以胜任我们对精度的要求，我们就需要
使用
PMU
来获取更高精度，代价是测试时间的增加。
设计人员应该准备准确的向量序列以完成对器件的预处理，
将器
件带入最高功耗的工作
模式，如果向量的效果不理想，则需要进一步完善，精准的预处理
序列也是进行动态
IDD
测试的关键，测试硬件外围电路的旁路
电容也会影响测试结果。如图
4-12
。
图
4-12.
动态电流测试
阻抗计算
动态电流测试实际上测量的是器件全速运行时
VDD
和
GND
之间的阻抗，
当
VDD
电压
定义在
5.25V
、
IDD
上限定义在<
/p>
18mA
，根据欧姆定律我们能得到可接受的最小阻抗，如图
4-13
，最小的阻抗应该是
292
欧姆。
图
4-13.
等效电路
故障寻找
动态电流测试的故障寻找和
Gross IDD
也是大同小异，
datalog
中的测试结果也无非三
种：
1.
电流在正常范围，测试通过；
2.
电流高于上限，测试不通过；
3.
电流低于下限，测试不通过。
Datalog of: Dynamic IDD Current using
the
DPSPin Force/rng Meas/rng
Min Max ResultDPS1 5.25v/10v 12.4ma/25ma
-1
ma +18ma PASS
同样，
当测试不通过的情况发生，
我们
要就要找找非器件的原因了：
将器件从
socket
上拿走，
运行测试程序空跑一次，
和
GrossIDD
及静态
IDD
一样，
测试结果
应该为
0
电流；
如果不是，
则表明有器件之外的地方消耗
了电流，
我们就得一步步找出测试
硬件上的问题所在并解决它，
比如移走
Loadboard
再运行程
序，
这样就可以判断测试机是否
有问题。我们也可以用精确点的
电阻代替器件去验证测试机的结果的精确度。
测试动态
IDD
时，
PMU
上的时间延迟应该被考虑到，这需要我们做一些试验性的工作
以确定这些因素。
在一些特殊情况中，
甚至需要使用
Relay
在测量电流前将旁路电容断开以
确
保测量结果的精确。
在单颗
DUT
上重
复测试时，
动态电流测试的结果也应该保持一致性，
且将
DUT
拿开再放回重测的结果也应该是一致和稳定的。
第四章
.DC
参数测试（
9
）
- IIL / IIH
TEA1708
用于
X
电容的自动放
电
IC
具有自动放电功能
集成有
500
伏钳位电
路
电源浪涌期间保护
IC
支持用大容量
X
电
容器
更简便的应用设计
入电流（
IIL/IIH
）测试
IIL
是驱动低电平
（
L
）
时的输入
（
I
）电流
（
I
），
IIH
则是驱动高电平
（
H
）
时的输入<
/p>
（
I
）
电流（<
/p>
I
）。下表是
256 x 4
静态
RAM
的
IIL/I
IH
参数说明：
Parameter
IIL
，
IIH
Description
Input
Load
Current
Test
Conditions
VDD=5.25VVss
≤
Vin
≤
VDD
Min
-10
Max
10
Units
uA
测试目的
IIL
测试测量的是输入管脚到到
VDD
的阻抗，
IIH
测量的则是输入管脚到
VSS<
/p>
的阻抗。
此项测试确保输入阻抗满足参数设计要求，并保证输入端
不会吸收高于器件规格书定义的
IIL/IIH
电流。另外，这
也是验证和发现
COMS
工艺制程中是否存在问题的好方法。<
/p>
IIL/IIH
测试方法有不少，下面一一表述。
串行（静态）测试法
进行
IIL
测试时，首先电源端施加
VDDmax
，
所有的输入管脚通过
Pin Driver
施加
VIH
预处理为逻辑
1
状态
；接着通过切换将
DC
测
量装置（如
PMU
）连接到待测的管脚，驱动
< br>低电平输入，测量其电流并与期间规格书中定义的
IIL
边界进行比较；完成后再切换到下一
个待测引脚。这个过程不断重复知道所有的输入管脚
均完成测试。
图
4-14.
串行
/
静态测试（
IIL
）
与之类似，
进行
IIH
测试时，
首先电源端施加
VDDmax
，
所有的输入管脚通过
Pin Driver
施加
VIL
预处理为逻辑
0<
/p>
状态
；
接着通过切换将
< br>PMU
连接到待测的管脚，
驱动高电平输入，
测量其电流并与期间规格书中定义的
IIH
边界进
行比较；完成后再切换到下一个待测引脚。
这个过程不断重复知道所有的输入管脚均完成
测试。与
IIL
不同之处在于，
IIH
测试要求电
压钳制，测试时要确认
VD
D
、
Vin
及
IIL/IIH limit
等的设置正确。
图
4-15.
串行
/
静态测试（
IIH
）
在对某
个管脚进行测试时，
IIL
测试和
II
H
测试是交替而独立进行的，先驱动低电平测
量电流，再驱动
高电平测量电流，然后管脚在下一个管脚测试前恢复为最初的状态。
串行静态测试的优点在于，
可
以单独地每一个管脚上的电流；
另外，
因为被测的管脚与
其它输入管脚接受的电平不一样，
故管脚与管脚之间的漏电流路径都会
显现。
缺点也是有的，
那就是测试时间的增加。
注意，对于一些类型的
< br>DUT
，将所有输入设置为低或者高也许会引起一些问题，如将
< br>器件带入未知状态，
这需要事先对待测器件的功能真值表进行确认。
还要注意的是，
其他双
向
I
O
管脚在进行
IIL/IIH
测试时可
能会意外打开，如果这些引脚由测试机驱动，高的
IDD
电流可
能引起
DUT
内部供电电压低于输入测试电压，以便输入保护装
置吸收多出的电流；
如果
DUT
是
CMOS
工艺，
就算这些双向
IO
管脚处于悬空状态，
依然有高电流产生的可能。
解决方法是，
在这些管脚上加上输出负载，
把它们固定成逻辑
1
或逻辑
0
电平，
这样即使它
们打开了，电流也被负载
电路给限制了。
阻抗计算
当管脚上施加的是
VD
D
电平，
IIL/IIH
测试实际上测
量的是此管脚到
VSS
的阻抗；
相反，
当管脚上施加的是
VSS
电平，
IIL/IIH
测试实际上测量的则是此管脚到
VDD
的阻抗。通过
施加电压测量电流，
我们可以根据欧姆定律计算出其输入阻抗。
器件的规格书定义了输入管
脚施加
VDDmax
电压下允许流入管脚的最大电流
，从中我们可以得出器件必需具备的最小
输入阻抗。如图
4-1
6
情况下，输入阻抗必须大于
525Kohm
< br>测试才会通过。
图
/IIH
阻抗计算
并行测试法
有些测试系统拥有
per pin PMU
的架构，这允许它进行并行的漏电流测试
。所谓并行就
是所
有的输入管脚同时而独立地施加电压并进行电流测量——驱动逻辑
1
到所有的输入管
脚，同时测量它们的电流；接着驱动逻辑
0
到所有的输入管脚，再去测量它们的电流
。
测量
的结果与程序中设定的边界相比较以判断器件通过与否。
并行漏电流测试的优点在于其速度快，所有
的待测管脚同一时间测试完毕，节省了大量
测试时间。缺点有二，一是因为所有管脚同时
施加相同的电平，管脚间的漏电流难以发现；
二是要求测试机拥有
per pin PMU
结构，增加了硬件成本。
图
4-17.
并行测试（
IIL/IIH
）
集体测试法
部分测试系统能够进行集体漏电流测试（群测）
，就是单个的
PMU
连接到所有的输入
管脚，
在同一时间测量整体的电流：
驱动所有输入管脚到逻辑<
/p>
1
点平，
测量总电流；再驱动
所有输入管脚到逻辑
0
点平，
测量总电流。
测量的结果与程序中设定的边界相比较以判断器
件通过与否。
集体
测试法的电流边界是基于器件规格书中的单独管脚的限定而设置的，如求和。如果
实际测
量的电流值，则我们通常需要按照前面介绍的串行
/
静态测试法
对每个管脚进行独立
的测试。群测法对
COMS
器件的测试效果较好，因为
COMS
器件的输入阻抗较
高，通常我
们测得的都是
0
电流，如果
有异常，
表现很明显。
部分情况下不能使用群测法，如有特定低
阻抗的输入管脚，外接上拉、下拉等情况，它们消耗的电流必然较大。
< br>
群测法的优点自不必说，能在短时间内
迅速地进行漏电流的测试而不必强调
per pin
PMU<
/p>
结构，算是融合了串行和并行各自的优点；但是有缺点也是必然的：测试对象有限，
只能运用于高输入阻抗的器件；单独管脚的漏电流无法知道；出现
fa
il
的情况必须用串行
/
静态测试法重
新测试。
图
4-18.
集体测试（
IIL/IIH
）
故障寻找
打开
datalogg
er
观察测量结果，测试某个器件后，其测试结果不外乎以下三种情况：
1.
电流在正常范围，测试通过；
2.
电流高于上限或低于下限，测试不通过，但是电流在边
界附近或在机台量程之内，偏差
较小；
3.
电流高于上限或低于下限，
测试不通过，且电流不在边界附近或在机台量程之外，偏差
较大。
当测试不通过的情况发生，我们首先要找找
非器件的原因：将器件从
socket
上拿走，运
行测试程序空跑一次，
测试结果应该为
0
电流；
如果不是，
则表明有器件之外的地方消耗了
电流，
我们就得一步步找出测试硬件上的问题所在并解决它，<
/p>
这和我们之前介绍的电流类测
试是一致的。
Datalog
of:
IIL/IIH
Serial/Static test using the PMU
Pin Force/rng Meas/rng Min
Max Result
PIN1
5.250 V/8V 1.0na/20uA -10.0uA 10.0uA PASS
PIN1 0.000 V/8V 0.0na/20uA
-10.0uA 10.0uA PASS
PIN2
5.250 V/8V 20.4ua/20uA -10.0uA 10.0uA
FAIL
PIN2
0.000 V/8V 0.0na/20uA -10.0uA 10.0uA PASS
PIN3 5.250 V 8V 1.0na/20uA
-10.0uA 10.0uA PASS
PIN3
0.000 V/8V -1.0na/20uA -10.0uA 10.0uA PASS
PiN4 5.250 V/8V 1.0na/20uA
-10.0uA 10.0uA PASS
PIN4
0.000 V/8V -18.6ua/20uA -10.0uA 10.0uA
FAIL
上面的
datalog
显示
pin4
的测量值偏离了边界，
但是还在测量范围之内
（
<20uA
）
，这
是
情况
2
的情形，
这可能是器件本身的缺陷引起，
也有可能由晶圆制造过程中的异变或静电对
管脚的伤害造成。从
datalog
中我们可以
看出，这是器件内管脚到
VDD
端的通路出了问题
导致了漏电流——给管脚施加
GND
电平时有电流从
VDD
端经器件流往
PMU
，
引起负电流。
需要的话可以通过电阻代替法校验
PMU
的准确度以保证测量的精度。
而
pin2
的测量值则属于情况
3
的情形，
< br>实际测量值超出了量程，
PMU
设置了自我保护，
给出了接近满量程的测量值，
这种情形基本可以确定器件存在一系列的
重大缺陷。
从
datalog
中可以看
出这是管脚到
VSS
端的问题引起的漏电流——给管脚施加
VDD
电平有正向电流从
PMU
经器件流往
VSS
端。
DC
参数测试（
10
）
- Resistive
Input(
阻抗输入
) & Output
Fanout(
输出扇出
)
JN5168
全新小尺寸无线微控制
器
可支持多个网络堆栈
最佳低功耗睡眠模式
可连接其他外部闪存
提供极低的发送功耗
均采用
256
kB
的闪存
输入结构－高阻
/
上拉
/
下拉
一
些特定类型的
输入管脚
会有上拉、下拉或其他的阻抗性关联电路
，器件的规格书中
可能会定义其电流的范围，例如
80pA
到
120uA
，此范围表明设计人员
对这个管脚在规格
书中规定的条件下的电流值期望在
< br>100uA
左右
。既然
每个管脚
可能吸收的电流不尽相同，
那么
就要对他们进行独立测试
，集中测试法就不能在这里使用了，
推荐的是并行测试法
，
有效而迅速。阻抗性输入也可能影响器件的
IDD
电流，这取决于每个输入管脚上施加的
电平。
< br>
图
电路输入类型
输出扇出
扇出指的是器件单个的输出管脚驱动
（或控制）
下游与之连接的多个输入管脚的能力，
其根本还是输出电压和电流的参数。
前面我们单独地说了些输入和输出的一些参数，如
IIL/IIH
、
VOL/IOL
、
VOH/IOH
，现
在我们来看看应用电路的设计工程师如何使
用这些参数。图
4-20
显示了器件输入和输出
各项参数的关系。
在大多数的应用中，
各种各样的芯片
通过直接的互联完成相互间的通信，
这意味着器件的某个输出管脚将会连接到一个或几个
其他器件的一个或多个输入管脚。
图
4-20.
输入与输出的参数关系
需要将一系列的器件运用于同一个系统的应用工程师
需要知道每个输入管脚的电压
和电流要求以及每个输出管脚的电压和电流驱动能力
，这些信息在器件
的规格书中会定
义，
我们测试程序要做的就是提供合适的测试条
件，测试器件以保证满足这些已经公布的
参数的要求。下面是规格书的例子：
Parameter
Description
VOH
VOL
IIL
IIH
Output HIGH
Voltage
Output
LOW
Voltage
Test
Conditions
VCC = 4.75V, IOH
=
-2.6mA
VCC =
4.75V, IOL =
24.0mA
Min
2.4
-800
Max
0.4
150
Units
V
V
μA
μA
Input Low Load
Vin =
0.4V
Current
Input High
Load
Current
Vin =
2.4V
注意：
TTL
和
CMOS
电路的扇出是不同的，
多数
CMOS
电路拥有高阻抗的输入结构，
其扇出实际上是不受限制的，换句话说，
只要时间上足够，一个
CMOS
的输出能驱动任
意多的
CMOS
的输入。
CM
OS
的输入如同电容，越多的输入连到一起，电容值越大。驱
动
这个大
“电容”的前端的输出就需要足够的时间对其进行冲放电——逻辑
0
到
1
的转换
时，充电将电平拉高至
VIH
；
1
到
0
的转换时，则放电将电平拉低
至
VIL
。同样，在测试
时器件的输出
要克服测试系统输入通道上的寄生电容。
呵呵，最后我们来做个测验：结合图
4-20
和规
格书中的参数，朋友们算一下，当输
出端驱动低电平时，它能驱动多少输入管脚？驱动高
电平时，它又能驱动多少管脚？在应
用上，我们能为此输出端最多连接多少输入管脚？<
/p>
第四章
.D
C
参数测试（
12
）
< br>- IOS test
输出短路电流
（
output
short circuit current
）
输出短路电流（
IOS
），顾名思义，就是输出端口处于短路状态时的电流。下面是一款
器件的规格书中关于
IOS
的部分：
Parameter
IOS
Description
Output Short
Circuit
Current
Test
Conditions
Vout = 0VVDD =
5.25V
*Short only 1 output at a time
for no longer than 1 second
Min
Max
-85
-30
Units
mA
测试目的
IOS
测试测量的是，器件的输出管脚输出逻辑
1
而又有
0V
电平施加在上面的时候，输
出管脚的阻抗。此项测试确保当器件工作在恶劣负载条件下其输出阻抗依然能满足设计要
求，
并且在输出短路条件下其电流能够控制在预先定义的范围内。
这个电流表征器件管脚给
一个容性负载充电时可提供的最大电流，并且此电流值可用于
计算输出信号的上升时间。
测试方法
测试
IOS
，以
VDDm
ax
作为器件的
VDD
电压
。首先对芯片进行预处理，使其
待测的管
脚均输出
逻辑
1
。然后由
DC
< br>测试单元（如
PMU
）施加
0V
电压到其中的某根单独的输出管
脚
，<
/p>
接着测量电流
并将测量值与器件的规格书相比较，
这一过程不断重复直到所有待测管脚
测试完毕。
器件规
格书通常会标识管脚允许短路的最大时间以防止器件过热损毁，
具体内容，
注意规格书中相关环节中“
*
”、“
Notes
”、“
Maximum
Ratings
”等字样所给出的信息。
图
4-23.
IOS
测试
避免热切换
IOS<
/p>
测试要求细致的程序规划以避免惹切换。前面说过，器
件
输出
被预处理为逻辑
1
，
器件输出的电压将在
VOH
和
VDD
之间
。
一旦<
/p>
PMU
驱动
0V
电压然后再短接到器件输出上，
因为存在电压差，高电流将随之产生，热切换的问题也就
随之而来。
正确的操
作方法是，
先设定
PMU
为电压测量模
式，保持
0
电流
，然后连接到待测的输
出管脚，
测量器件的
VOH
电压
并记录。接着断开连接，
设定
PMU
驱动输出刚才测量到的
VOH
< br>电压。这样
PMU
与
DUT
输出端的电压就一样了
，就可以安全地连接到一起，从而避
免了热切换。连接到一起后，
PMU
再驱动
0V
电压，测量电流并比较测量值。测量完毕后
再恢复
VOH
电压并断开连接，接着将
PMU
连接到下一待测管脚，再驱动
0V
< br>电压??
(
标记
:
先用
PMU
量测
output
在
0uA
时的
VOH
电压，再设定
PMU
驱动
output
所量得的
< br>VOH
电压，这样保证来了
PMU
与
DUT
输出端的电压一样，从而
避
免热切换
。
)
大家还记得为什么要避免热切换吗？（第三页）
阻抗计算
IOS
测试实际上测量的是输出端处于短路状态
下的相关阻抗。通过对输出管脚施加
0V
电压并测量电流，
输出端的电阻通过欧姆定律可以计算得出。
器件的规格书定义了可接
受的
电流范围，
我们可以计算相应的阻抗条件，如下图。我们可
以看到，输出能提供并能保证测
试通过的最小阻抗值是
61.7
ohm
，低于此阻抗，
电流超过上限，测试判为失效；最大阻抗
值
是
175
ohm
，高于此阻抗，电流低于下限，测试也判为失效。
图
4-24.
阻抗计算
故障寻找
打开
datalogger
观察测量结
果，拿一颗标准样片（良品）测试后，其测试结果不外乎以
下三种情况：
1
．
电流在正常范围，测试通过；
2
．
电流高于上限，测试不通过；
3
．
电流低于下限，测试不通过。
通常
IOS
测试在测试流程中放在功能
测试和
VOL/VOH
测试之后，所有的向量序列，
包括
DC
测试中用到的预处理向量，需要在
Gross Function
中验证，以保证设置器件到
DC
测试相应的状态时向量运行正确。
确定器件功能完好后，
VOL
/VOH
测试用于验证器件输出在正常电流负载（
IOL/IO
H
）
下正确工作。只有以上测试进行并且通过，
IOS
测试
fail
才能肯定
不是因为器件损坏（不满
足设计要求）或者没有正确地被预处理。
Datalog of:
IOS
Serial/Static test using the PMU
Pin Force/rng
Meas/rng Min Max Result
PIN1 0.000V/2V -52.4ma/100ma -85.0mA
-30.0mA PASS
PIN2 0.000V/2V
-28.5ma/100ma -85.0mA -30.0mA FAIL
PIN3 0.000V/2V -61.6ma/100ma -85.0mA -30.0mA
PASS
PIN4 0.000V/2V
-92.3ma/100ma -85.0mA -30.0mA FAIL
PIN5 0.000V/2V -0.00ma/100ma -85.0mA -30.0mA
FAIL
当一个失效产生，首先根据电流的测量数据判断失效原因：
如果超出上限，则是输出电阻过高导致电流不足。在上
面的
datalog
中，
pin2
就是这种
情形。
测试机内部硬件的固有阻抗
可能被计算在内，
导致器件的输出管脚显示阻抗过高，
可
用电阻元件验证机台自身的精度。
如果低于下限，则是输出电阻过低导致电流过大，
pin4
就是这种情形。
如果测量值是
0
或者接近于
< br>0
电流，如
pin5
，这意味着
器件的输出可能处于错误的逻
辑状态。当输出处于逻辑
0
，而
PMU
施加到管脚的也是
0V
电平，则不会有电流产生。这
种错误通常由预处理
向量中某个不正确的序列引起，
如果器件没有被严格正确地预处理，
你
就要应付这些错误。只要输出被预处理到正确的逻辑状态，
IOS
测试通过的可能性很大。
第五章．功能测试（
2.
测试周期及输入数据）
测试周期
测试周期（
test
cycle
或
test period
）是基于器件测试过程中的工作频率而定义的每单元
测试向量所持续的时间，其公式为：
T=1/F
，
T
为测试周期，
F
为工作频率。
每个周期的起始点称为
time zero
或
T0
，为功能测试建立时序的第一步总是定义测试周
期的时序关系。
输入数据
输入数据由以下因素的组合构成：
?
测试向量数据（
给到
DUT
的指令或激励）
?
输入信号时序（信号传输点）
?
输入信号格式（信号波形）
?
输入信号电平（
VIH/VIL
）
?
时序设置选择（如果程序中有不止一套时序）
最简单的输入信号是以测试向量数据形式存储的一个逻
辑
0
或逻辑
1
电平，而代表逻
辑
0
或逻辑
1
的电平则由测试头中的
VIH/VIL
参考电平产生。
大部分的输入信号要求设置为包含唯一格式（波形）和时序（时沿设定）的更为复杂
的数据形式，主程序中会包含这些信息并通过相应的代码实现控制和调用。
一些老的测试机是资源分享结构，这意味着测试硬件可
同时提供的输入时序、格式、
电平都是有限的，这增加了测试程序开发的难度；而拥有<
/p>
per pin
结构的测试系统则使程序
开发大大简化，因为每个管脚都可以拥有自己的时序、格式和电平。
输入信号格式
信号的格式很重要，
使用得当可以保证规格书定义的所有
AC
参数均被测试。
信号格式
与向量数据、时沿设定及输入电平组合使用可以确定给到
DUT
的输入信号波形。图
5-2
给
出了一
些信号格式的简单描述，有心的朋友应该熟悉并记住他们。
图
5-2.
信号格式
NRZ
Non Return to
Zero
，不返回，代表存储于向量存储器的实际数据，它
<
/p>
不含有时沿信息，只在每个周期的起始（
T0
）发生变化。
DNRZ
Delayed Non Return to Zero
，延迟不返回，顾名思义，它
和
NRZ
一样
代表存储于向量存储器的数据，只是周期中数据的转变点不在
T0
。如果当前周期和前一周
期的数据不同，
DNRZ
会在预先定义的延时点上发生跳变。
RZ Return
to Zero
，返回
0
，当数据为<
/p>
1
时提供一个正向脉冲，数据为
0
时则没有变化。
RZ
信号含有前（上升）沿
和后（下降）沿这两个时间沿。当相应管脚的
所有向量都为逻
辑
1
时，用
RZ
格式则等于提供正向脉冲的时钟。一些上升沿有效的信
号，
如片选（
CS
）信号，也会要求使用
R
Z
格式。
RO Return to One
，返回
1
，与
RZ
相反，当数据
为
0
时提供一个负向脉冲，数据为
1<
/p>
时则保持。
RO
信号也有前（下降）沿和
后（上升）沿。当相应管脚的所有向量都为逻
辑
0
时，
RO
格式提供了负向
脉冲的时钟。一些下降沿有效的信号，如始能（
OE/
）信号，
会要求使用
RO
格式。
SBC
Surround By Complement
，补码环绕，当前后周期的数据不同时
，它
可以在一个周期内提供
3
个跳变沿，信号更为复杂：首先在
T0
翻转电
平，等待预定的延
迟后，在定义的脉冲宽度内表现真实的向量
数据，最后再次翻转电平并在周期内剩下的时
间保持。
SBC
是运行测试向量时唯一能同时保证信号建立（
< br>setup
）和保持（
hold
）时间的信
号格式，也被称为
XOR
格式。
ZD Z
（
Impenda
nce
）
Drive
，高阻驱动，允许
输入驱动在同一周期内打开
和关闭。当驱动关闭，测试通道处
于高阻态；当驱动打开，则根据向量给
DUT
送出逻辑
0
或
1
。
输入信号时序
一旦决定了测试周期，周期内各控制信号的布局
及时沿位置也就可以确定了。通常来
说，输入信号有两类：控
制信号和数据信号。数据信号在控制信号决定的时间点提供数据
读入或锁定到器件内部逻辑。
第一个要决定的是控制信号的有效时沿和数据信号的建立和保持时间，这些信息将决
定周期内各输入信号时间沿的位置。
接下来决定各输入信号的格式。时钟信号通常使
用
RZ
（正脉冲）或
RO
（负脉冲）格
式；上升沿有效的信号如片选（
CS
）或读（
READ
）常使用
RZ
格式；下降沿有效的信号
如输出始能（
OE/
）常使用<
/p>
RO
格式；拥有建立和保持时间要求的数据信号常使用
SBC
格
式；其他的输
入信号则可以使用
NRZ
或
DNRZ<
/p>
格式。
输入信号由测试系统各区域提供的数据组合创建，最后从测试头输出的信号波形是测
试向量、时沿设置、信号格式及
VIH/VIL
设置共同作用的结果，如图
5-3
。
图
5-3.
输入信号的创建
第五章．功能测试（
3
）
——
输出数据
输出数据
输出部分的测试由以下组合：
测试向量数据（期望的逻辑状态）
采样时序（周期内何时对输出进行采样）
VOL/VOH
（期望的逻辑电平）
IOL/IOH
（输出电流负载）
测试输出
功能测试期间，程序会为每个输出管脚在测试周期内指定一个输出采样时间，在这个时<
/p>
间点上，比较单元会对输出进行采样，再将采样到的
DUT
输出信号电平和
VOL/VOH
参考
电平相比较。
测试向量含有每个管脚的期望逻辑状态。如果期望是逻辑
0
，当采样进行时，
DUT
的输
出电
平必须小于或等于
VOL
；如果期望时逻辑
1
，则必须大于或等于
VOH
。部
分测试系
统还拥有测试高阻态的能力。
图
5-4
显示了测试普通输出管脚时，
DUT
输出和
VOH/VOL
之间
pass/fail/pass
的关系。<
/p>
图
5-4.
功能测试的输出电平
测试高阻态输出
高阻态的输出管脚也可以进行功能性的测试，在
这类测试中，将比较器逻辑翻转以得到
非有效的逻辑。高阻状态（电平）定义为高于
VOL
和低于
VOH
的电压（见图
7-5
）。
DUT
的外部电压需将高阻状态拉到非有效（中间）的电压，通过接到参考电压的负载可以做到。<
/p>
通常使用
2V
的参考电压代表中间级或高
阻态。当输出进入高阻态时，将不能输出电压和电
流。
高阻态输
出将会保持其最后的逻辑状态直至器件外部的因素引起输出改变。
负载将输出
拉到特定的参考电压。
图
5-5
表示测试高阻抗输出时，
DUT
输出和
VOL/VOH
值之间的
fa
il/pass/fail
的关系。
图
5-5.
高阻逻辑
< br>
输出电流负载
在功能测试中，
DUT
输出可能会用到电流负载。
PE
卡上配置有可
编程电流负载（也叫
动态电流负载）
电路，可以在测试程序中进
行设定。如果测试系统不支持可编程负载，
则可
能需要在外围硬
件电路上加上电阻。
电流负载的作用是运行功能测试时在输出端施加合适的
IOL
和
IOH
电流。
通过施加指定的
IOL/IOH
电流而测试
VOL/VOH
电压，输出电流和电压的参数在功能
测试运行过程中得以验证，这比用
PMU
实施相同的测试快得多。
输出信号时序
输出信号的传输通常由时钟和控制信号的时间沿
进行控制，要理解这一点，需要察看器
件的时序图，
确定引起输
出信号发生变化的时钟有效沿和控制信号，
以及输出达到有效逻辑
电平前所需要的延迟时间，这些都是为了确定特定信号采样点在周期内的位置。
测试系统硬件的能力允许的话，采样形式可以是
边沿模式或窗口模式。边沿模式只在周
期内特定的时间点采集并比较一次数据，
而窗口模式则在周期内特定的一段时间都对输出进
行采样和比较。
通常来讲，好的测试时序会
使输出的变化和测试系统的检测发生在相同的周期内，这样
就可以在测试周期内准确地测
量输出延迟，
保证在测试周期结束前有足够的时间输出准确的
结
果。
一些器件的输出端存在比其他的需要更长的时间达到它们的最终值，
在降低的频率上
测试能发现传输延迟的问题。
还需要认
识到的是一些测试系统对输出采样距测试周期内的始
端或末端（如
T0
）距离的问题考虑得不多。
图
5-6.
输出测试
< br>
如图
5-6
所示，一些因素综
合影响着什么时候怎样精确测试输出信号，包括：
向量数据决定期望的逻辑状态；
VOL/VOH
参考电平决定期望的输出电压；
输出采样时序决定着周期内输出信号的测试点；
输出比较屏蔽（
mask
）控制决定了输出结果是用以判断
pass/fail
还是忽略。
第五章．功
能测试（
4
）
——
Output Loading for AC Test
AC
测试的输出负载
器件的规格书可能会标示进行
< br>AC
时序测试时器件输出管脚上需要施加的电流性负载。
这些负载通常是电阻、
电容、
二极管以及他们的网络，
用以模仿器件最终应用条件下
（比如
电脑或手机
上）的负载状态，这类负载往往伴随有
TTL
电路在其中。
图
5-7
是
AC
测试中给逻辑
0
输出施加负载的一个例子。
图
负载
起始，
VCC
设置为
5.0V
而节点
A
悬空，此状态下节点
A
与
< br>B
会呈现约
2.1V
电压
（
D1/D2/D3
三个
Diodes
的电压和
）
，
施加在
RL
（
2Ko
hm
）
上的电压为
2.9V
，
则会有
1.45mA
流
经
RL
和
3
个
二极管流向
GND
。
当节点
A
连接到某个器件驱动逻辑
0
（
0.4V
）的输出上，经过二极管
D4
，将节点
B
拉
低至
< br>1.1V
（
二极管的
0.7V+
逻辑电压
0.4V
），那么现在施加在
RL
上的电压就变成了
3.9V
，
而经过
RL
流向器
件的电流，即当输出为逻辑
0
时的负载电流为
< br>1.95mA
。
当节点
A
连接的是驱动逻辑
1
（
2.4V
）的输出，
D4
反向截止，就消除了电流负载的影
响。
（注：途中的电
容不是物理存在的，它代表测试机台通道自身带有的寄生电容，往往比
15pF
还大，比如我们常用的
J750
就达到了
60pF.
）
第五章．功能测试（
5
）
——
Vector Data
向量数据
测试向量文件包含
DUT
运行一系列功能的真值表，包括必须施加到
DUT
输入端的
逻辑状态和期望在输出端出现的逻辑状态。向量数据通常包含如下字
符：
Vector
Characters
item
logic
Drv state
Cpr state
type
0 =
logic0
driver on
comparator
off
input
1
=
logic1
driver on
comparator
off input
L
= logic0
driver off
comparator on
output
H
=
logic1
driver off
comparator
on
output
Z
=
float
driver off
comparator
on
output
X
= don't care
driver off
comparator off ignore
向量文件还可能包含一些供测试系统识别的标识。
如果
DUT
拥有
I/O
管脚
，
向量文
件就需要控制测试系统的输入驱动电路何时打开和关闭
。
I/O
切换可以发生在任何需要
的周
期，将
DUT
的某个
I/O
管脚从输入状态变为输出状态或反之。
测试向量可能还含有部分输出管脚的屏蔽信息。屏蔽用于控制一个输出管脚的测试
与否：当输出管脚处于已知的逻辑状态，输出可以被测试；而当输出处于未知的逻辑状
态或者我们在某个条件下不理会它的状态，它就可以不被测试，这时我们就可以用
“X”
来忽略输出管脚上的状态，通常可以基于独立的管脚和独立的周期进行。
如果测试系统支持复合
时序设置，则向量还可能含有时序设置方面的信息。复合时
序设置用于在向量运行时改变
测试时序，举例来说，测试一款典型的
RAM
时，将数据
写入
RAM
的时间比从中读出数据的时间要少
，这种情况下，就可能有一套包含写入数
据时序的时序设置和另一套包含读出数据时序的
时序设置。时序设置可以控制周期的长
短、
输入信号的时序和格
式、
以及输出采样的时序。
向量会包含根据具体的向量功能
（如
写入或读出）
选择相应的时序设置的控
制状态，
具体信息我们在后面相关章节中再详述。
运行功能测试
运行功能测试要求以下步骤：
1
．
定义<
/p>
VDD
电平；
2
．
定义输
入、输出电平（
VIL/VIH/VOL/VOH
）；
3
．
定义输
出电流负载（
IOL/IOH/VREF
）；
< br>
4
．
定义测试周期；
5
．
为所有输入信号定义输入时序和信号格式；
6
．
为所有输出信号定义输出采样时序；
7
．
为向量存储器定义向量的起始和终止点；
8
．
运行测试。
第五章．功能测试（
6
）
——
Functional Specifications
JN5168
全新小尺寸无线微控制
器
可支持多个网络堆栈
最佳低功耗睡眠模式
可连接其他外部闪存
提供极低的发送功耗
均采用
256
kB
的闪存
功能测试参数定义
验证器件的功能是否符合器件规格书通常有两种方法。
第一种方法是
将所有的输入、
输出和时序参数都设置成最差（规格书中会定义）的情况，然后运行功能
向量序列。这
种方式能最快地判断器件是否符合其设计规范，缺点在于如果有
fail
发生，无法直观地
知道是什么参数引起的
。
另一种方法是单独地设置各个参数，例如，开始只按照规格
书定义的最差情形设置
VIL/VIH
，
其他的参数则放宽。
如果有
fail
发生在这个地方，
则马
上可以判断是<
/p>
VIL
或
VIH
电平引起。然后再设置下一组参数，知道所有参数都被单独验
证。如果良率出现问题，此
方式可以让我们直观地获取更多具体的信息，代价是测试时
间的增加。
< br>
宽松的参数
放宽某个参数意味着按照一定的方式调整其参数值
使
DUT
更容易正确地满足功能
要求。
例如，如果规格书定义
VIL
为
0.8
V
，我们可以将它放宽到
0.4V
，通
过降低
VIL
使得
DUT
判读输入信号为逻辑
0
更加不易出错。
要放宽输入，
可以降低
VIL
，
提高
VIH
；
要放宽输出，则可以提高
VOL
，降低
VOH
，最宽松的情况是设置
VOL=VOH=1.5V<
/p>
，此
时比较器会将所有低于
1.5V
的电平判为逻辑
0
，而将所有高于
1.5V
的电平判为逻辑
1
（注意：在测试
Z
态电平时，不能采用此情况）；要放宽时
序，可以降低测试频率，增
加建立（
setup
）和保持（
hold
）时间并增加输出传输延迟。
时序参数
通过提供合适的信号波形给
DUT
，可以实现
AC
时序参数的验
证。建立时间、保持
时间、最小脉宽、传输延迟都必须测试。在某些情况下，可以一次设
定所有极限条件，
以使器件通过一次测试就能满足所有参数要求，复杂的功能时序则需要
在不同的条件下
多次重复测试。
最小
/
最大电压
器件规格书通常定义
VDD
的工作电压范围。例如
VDD=5.0±
10%
表示对于
VDD
为
5.0V
的器件，在
4.5V
—
5.5V
之间它必须能正常工作。这个电压范围通
常叫做
VDDMIN
和
VDDMAX<
/p>
。功能测试必须在器件参数的整个范围内测试，所以功能测试向量序列必
< br>须执行两次，一次是
VDD
设为
VDDMIN,
另一次是设为
VDDMAX
。一些器件参数
（
VIL/VIH/VOL/VOH
）
可以按
VDD
的百
分比定义。
当改变
VDD
的值时，
这些参数也必
须调整。
第五章
.
功能测试（
7
）
——
Gross Functional Test and Equation
Based Timing
总功能测试（
Gross Function
Test
）
总功能测试指使用
最宽松的条件去运行的功能测
试，频率、时序、电压、电流负载等条件都被放宽，也成为
基础功能测试（
Basic
Function
test
）
或摆动测试
（<
/p>
Wiggle
Test
）
。
实施理由
总功能测试相当于功
能测试的前提测试，
它检验器件是否能够进行功能测试，通俗地讲，就是器件能否“动”
起来。当测试程序基本
-
-
-
-
-
-
-
-
-
上一篇：自由女神像英文介绍
下一篇：自由女神像中英文简介