-
消息记录
消息分组
:
大学组
消
息对象
:
陈博士
日期
:
2010-8-26
我
12:56:54
清空移位寄存器，并行输出为高阻状态
并行输出为高阻状态
是什么意思
陈博士
14:00:30
在吗
我
14:00:36
在
陈博士
14:00:50
问题搞清楚了吗
我
14:00:54
没有
陈博士
14:01:40
电信号接口粗略的可以划分为三种状态，
0
1
高阻
陈博士
14:01:53
高阻用
Z
表示
陈博士
14:02:36
高阻可以认为是
断路
我
14:03:03
/view/
我
14:03:12
你看看这个芯片的资料
我
14:03:24
他说的那个高阻状态是怎么产生的
我
14:03:33
是芯片内部中断？
陈博士
14:04:19
具体到芯片的话
只需要把
OE
置无效
就输出高阻了
我
14:04:51
输出高阻有什么用
陈博士
14:05:20
其实主要是在总线设计中应用比较多
陈博士
14:05:36
比如
pci
isa
usb
中
我
14:05:40
陈博士
14:06:02
总线中一般要挂很多个设备
我
14:06:03
1
陈博士
14:07:37
应该是
我
14:07:54
这边是输出端吧
输出端高阻，让出总线是什么意思
我
14:08:18
这边有总线吗
我
14:08:44
这个电路里哪地方时总线
我
14:09:01
是
DS
还是
15,1,2,3,4,5
。。
6
这几个
陈博士
14:09:27
这个是串并转换芯片吧
我
14:09:46
是的
陈博士
14:10:42
从这个电路的设计上来说
74hc595
并不能输出高阻状态
陈博士
14:10:56
只能输出
0
和
1
我
14:11:08
你有没有输出高阻状态的资料
我
14:11:12
电路
陈博士
14:11:42
没有
我给你画个示意图吧
我
14:12:17
一会你看看这里边的程序，好像牵涉到时序
陈博士
14:18:06
14:18:12
14:18:12
成功发送文件
“03
74HC595
串入并出芯片应用
.rar”(30.00KB)
。
陈博士
14:18:28
三态一般都是这样的连接
我
14:18:48
如果是刚才那个芯片的话，高阻状态是什么样子
陈博士
14:18:49
左边可以看做是三个输入
陈博士
14:19:23
刚才那个芯片输出高阻的话
需要把<
/p>
oe
置成高电平
陈博士
14:19:49
不过那个电路已经把
oe
接地了
所以不可能输出高阻了
我
14:19:56
奥
我
14:20:18
如果有两个那样的芯片接到总线上，高阻才有意义是吧？
陈博士
14:20:56
一般来说是这样的
陈博士
14:21:23
如果只有一个芯片设计成高阻也有点意义
我
14:21:43
什么意义
陈博士
14:21:59
高阻也就是说
不输出电平
就像把闸刀断开一样
陈博士
14:22:17
可能有时候特殊情况需要这样的输出
我
14:22:34
稍微知道了点了
我
14:22:40
看刚才那个程序
我
14:23:01
void
In_595()
{
uchar
i;
for(i=0;i<8;i++)
{
temp
<<=
1;
DS
=
CY;
SH_CP
=
0;
_nop_();
_nop_();
SH_CP
=
1;
}
}
void
Out_595()
{
ST_CP
=
0;
_nop_();
ST_CP
=
1;
_nop_();
ST_CP
=
0;
}
陈博士
14:23:06
o
我
14:23:42
SH_CP=0
SH_CP=1
我感觉应该是根据那个
/view/
功能表得出来的吧
陈博士
14:25:40
sh_cp
是时钟输入吧
陈博士
14:25:58
上升沿有效
应该是从功能表过来的
我
14:26:27
是时钟输入
我
14:26:36
移位寄存器的时钟输入
陈博士
14:26:53
对
是
595
的时钟
我
14:27:07
那个存储时钟和这个有什么区别
陈博士
14:27:39
哪个存储时钟啊
我
14:27:59
陈博士
14:29:50
存储时钟
就是输出时钟
陈博士
14:30:15
sh
的上升沿
把数据锁入到
595
中
陈博士
14:30:37
st
的上升沿
把
595
的数据
< br>输出到
8
位并行口上
陈博士
14:31:09
你自己能理解就行了
也不一定把它叫做时钟
我
14:31:28
/view/
通过这个
function
能看出来什么时候输入什么时候输出不能
我
14:31:39
陈博士
14:32:20
能啊
这个表的描述很清楚
呵呵
陈博士
14:32:45
/documents/data_sheet/74HC_
陈博士
14:32:56
看这个吧
比较专业点
陈博士
14:33:35
是不是明白了啊
我
14:33:53
把数据锁入到
595
对应哪一行
陈博士
14:34:31
void
In_595()
{
uchar
i;
for(i=0;i<8;i++)
{
temp
<<=
1;
DS
=
CY;
SH_CP
=
0;
_nop_();
_nop_();
SH_CP
=
1;
}
}
陈博士
14:34:47
这个是把数据串行输入到
595
我
14:34:49
对应那个表中的哪一行
陈博士
14:35:24
你看到
FUNCTION
TABLE
了吗
我
14:35:31
看到了
陈博士
14:36:10
第
4
和第
6
行是说数据串行输入到
595
的时序
陈博士
14:36:38
第
5
和第
6
行是说从
595
输出到数码管的时序
陈博士
14:37:16
parallel
output
stage
我
14:37:23
第
6
行对应两个？
陈博士
14:38:25
第
6
行是输入端进数
同时
输出端出数
陈博士
14:39:09
但是输出端的数据不包括输入端的当前数据
陈博士
14:39:21
这点可能有点拗口
我
14:39:38
怎么取这两种数据
陈博士
14:39:39
我说的最后一句话
你可以先不理解
也不影响使用芯片
我
14:39:41
区分
陈博士
14:40:27
区分哪两种数据啊
陈博士
14:40:32
输入和输出吗
我
14:40:36
恩
陈博士
14:41:43
输入和输出还用区分吗
陈博士
14:41:59
都不在一个端口上
陈博士
14:42:38
不理解你想怎么区分
我
14:43:02
DS
是输入数据用的吧
我
14:44:28
串转并从这输入，从另一边的
8
条线输出
我
14:44:49
那是不是还可以读到那边的
8
条线状态
呢
陈博士
14:54:53
可以读
8
条线的状态
陈博士
14:56:32
你想明白了吗
呵呵
陈博士
14:56:51
找本数字电路的书再复习一遍吧
呵呵
我
14:57:02
读出的时候应该也和那个功能表有关系吧
陈博士
14:57:15
有关系
我
14:57:25
和第几个有关系呢
陈博士
14:57:28
st
我
14:58:24
第几行呢
陈博士
14:59:09
我给你发的那个文件中的
fig.5
能看懂吗<
/p>
陈博士
14:59:22
你要是能把这个图看懂
就不用看表格了
陈博士
14:59:25
呵呵
陈博士
15:00:34
从
Q7'
中都出的数据和
ds
的输入数据保持同步，也就是说这两根线上的数据始终相同
我
15:01:02
也就是说随时都可以取数据？
陈博士
15:01:12
嗯
可以这么理解
我
15:02:21
这个还需要移位寄存器一个一个读出吧
陈博士
15:02:35
读取数据和功能表中的第五和第六行有关系
我
15:03:44
好，我再看看
我
15:04:46
对哪个
fig.5
不是很明白，不过至少得先会使用
Function
表。
陈博士
15:05:06
嗯
先把表看明白了吧
陈博士
15:05:22
熟悉几个器件后
就好了
我
15:05:44
这个器件你以前用过没
陈博士
15:05:46
各种器件都差不多
无非就是把时序组合变一下
陈博士
15:05:55
没用过
我
15:06:11
不错啊，已经能学以致用了
陈博士
15:06:35
我靠
这也叫致用啊
陈博士
15:07:04
等你用过几个器件后
就知道这是多么简单的事情了
陈博士
15:14:16
那个
Q7'
引脚
是
sh
上升沿以后才有效
< br>
我
15:14:49
程序不对？
陈博士
15:14:53
从
fig.6
可以看出来
经过了一级触发器
陈博士
15:14:57
程序没问题
陈博士
15:15:14
你现在也没用
Q7'
这个管脚吧
陈博士
15:15:28
我是说探讨一下芯片的工作原理
我
15:16:16
没有用
陈博士
15:16:18
你看看
fig.6
ds
到
Q7'
这条路径
经过了两个触发器
陈博士
15:16:37
这两个触发器都是用
sh
作为时钟出发的
陈博士
15:16:44
触发的
陈博士
15:17:16
也就是
Q7'
的数据要比
DS
的数据晚一个
stage
我
15:17:42
你看看
fig.6
ds
到
Q7'
这条路径
经过了两个触发器
陈博士
15:17:45
具体可以找一个触发器的工作原理参考一下
我
15:17:50
你怎么看出是
2
个触发器的
陈博士
15:18:07
ff0
ff7
都是触发器
陈博士
15:18:23
latch
是锁存器
我
15:18:25
ff0,ff7?
我
15:18:34
figure6
里没有啊
陈博士
15:18:57
FF0
陈博士
15:19:02
没有嘛
陈博士
15:19:06
FF7
我
15:19:33
我
15:19:36
是这个图吗
陈博士
15:19:39
你看看和
Q7'
相连的那个东西是什么
陈博士
15:20:24
我刚才说的好像还有问题
是经过
7
个
stage
陈博士
15:20:26
哈哈
陈博士
15:20:32
/documents/data_sheet/74HC_
陈博士
15:20:40
看这个里面的
fig.6
陈博士
15:20:57
FF0
上面标示的是
stage0
我
15:21:06
陈博士
15:21:08
FF7
上面标示的是
stage7
我
15:21:11
这个图吧
陈博士
15:21:31
嗯
是这个图
我
15:22:05
就是为啥
Q7
和
Q1
到
Q6
不一样恩
我
15:22:06
呢
陈博士
15:23:15
Q0~Q7
是一样
的，
Q7'
单独考虑
我
15:23:43
Q7'
你估计是干什么用的
陈博士
15:23:57
串行输出啊
呵呵
陈博士
15:24:23
可以做时延用
陈博士
15:25:07
ds
到
q7'
有
8
个
stage
的延时
我
15:25:53
我先看看触发器的原理，大学时这块都没学好
陈博士
15:26:15
嗯
触发器和锁存器是
数字电路的基础
我
15:26:40
能具体点，这个触发器是什么类型的触发器
陈博士
15:26:55
内部结构
不一定要钻研很深
只把工作原理看懂就行了
陈博士
15:27:03
你就找
D
触发器看吧
陈博士
15:27:11
这个就是一个典型的
D
触发器
< br>
我
15:27:20
好
我
15:28:21
我先看看
陈博士
15:28:34
行
有问题再讨论吧
我
16:12:57
我
16:14:38
那个
latch<
/p>
应该也有个这样的表吧
陈博士
16:14:55
应该是有
我
16:16:55