-
在提高芯片电磁兼容性方面的物理设计研究
邵金梓，张其，杨军
东南大学国家专用集成电路系统工程技术研究中心江苏南京２１００９６
摘要：本文主要从集成电路的物理设计入手，通过分析电磁干扰发生的三个方面——干扰源、耦合路径
及干扰设备，找出芯片电磁干扰的主要问题，给出了相应的防治措施。并提出一种在标准单元布局的 芯
片标准单元电源地之间增加去耦电容的方法，来减小因为器件高速开关引起的电压波动
．达到减小电磁
噪声的目的。实验结果表明，这种方法在不增加额外的芯片面积的情况下
，对减小瞬时开关噪声有较好
的效果。
关键词：电磁兼容，去耦
电容，器件开关噪声，ＨＳＩＭ
Ｐｈｙｓｉｃａｌ
ｄｅｓｉｇｎ
ｅｆｆｅｃｔｓ
ｏｎ
ｉｍｐｒｏｖｉｎｇ
ｃｈｉｐ
ＥＭＣ
ｐｅｒｆｏｒｍａｎｃｅ
Ｓｈａｏ
Ｊｉｎｚｉ，ＺｈａｎｇＱｉ，ＹａｎｇＪｕｎ
Ｎａｔｉｏｎａｌ
ＡＳＩＣ
ｅｙｓｔｅｍ
ｅ ｎ＠ｎｅｅｒｉｎｇ
ｃ２ｎｔｅｒ
ｏｆ
Ｓｏｕｔｈｅａｓｔ
ｕｔｔ／ｖｅｒｓｉｔｙ。Ｎａｎｊｉｎｇ
２１００９６
Ｉ
Ｃｌｌｉｎａ
Ａｂｓｔ
ｒａｃｔ：ｔｈｒｅｅ
ｆａｃｔｏｍ
ｏｆ
ｅｌｅｃｔｒｏｍａｇｎｅｆｃ
ｉｎｔｅｒｆｅｒｅｎｃｅ
ａ
ｌｓｏ
ｐｒｏｐｏｓｅｓ
ｏｎ
ａｒｅ<
/p>
ｆｏｃｕｓｅｄ
ｔｏ
ｏｒｌ
ｉｎ
ｈｉｓ
ｐａｐｅｒ
ａｎｄ
ｄｅｔａｉｌ
ｓｕｇｇｅｓｔｉｏｎｓ
ａＩｅ
ｇｉｖｅｎ∞ｅ
ｂｙ
ｏｒｌｅ．Ｉｔ
ｔｏ
ｔｈｅ
ｅｆｆｅｃｔｓ
０ｆ
< p>Ｏｎ－ｃｈｉｐ
ｄｅｅｏｕｐｌｉｎｇ
ｃａｐａｃ
ｉｔｏｒｓ
ａ
ｍｉｎｉｍｉｚｅ
ｔｈｅ
ｓｉｍｕｌｔａｎｅｏｕｓ
ｓｗｉｔｃｈｉｎｇ
ｎｏｉｓ
ｅｓ
ａｎｄ
ｉｍｐｒｏｖｅ
ｔｈｅ
ｉｎ
ｄｅｔａｉｌｓ，
ＥＭＣ
ｐｅｒｆｏｒｍ
ａｎｃｅ
０ｆ
ｃｈｉｐ．ａｎｄ
ｔｈｅ
ａｐｐｌｉｃａｔｉｏｎ
ｏｆ
ｉｎｓｅ
ｒｔｉｎｇ
ｄｅｅｏｕｐｌｉｎｇ
ｃａｐａｃｉｔｏｒｓ
ｂｅｔｗｅｅｎ
ｔｈｅ
Ｓｉｍｕｌａｔｉｏｎ
ｒｅｓｕｌｔｓ
ｓｈｏｗ
ｕｐ
ｔｈａｔ<
/p>
ｔｈｅ
ｏｕｔ
ｄｙ枷ｃ
ｒ
ａｉｌｓ眦ｅｘｐｌｉｃａｔｅｄ
ＩＲ—Ｄｒｏｐ
ｃ蛐Ｂｅｄ<
/p>
ｏｆ
ｓｉｍｕｌｔａｎｅｏｕｓ
ｓｗｉｔ
ｃｈｉｎｇ
ｎｏｉｓｅ
ｃａｒｌ
ｈｅ<
/p>
ｄｅｃｒｅａｓｅｄ
ｒｅｍａｒｋａｂｌｙ
ｗｉｔ
ｈ—
ｉｎｃｒｅａｓｉｎｇ
ｔｈｅ
ｃｈ
ｉｐ
ａｌ℃ａ．
Ｋｅｙ
Ｗｏｒｄｓ：Ｅ
ｌｅｃｎｒｏｍａｇｎｅｔｉｃ
Ｃｏｍｐａｔｉｂｉｌｉｔｙ，ｄｅｃｏｕｐｌｉｎｇ<
/p>
ｃａｐａｃｉｔｏｒ，ｓｗｉｔｃｈｉｎｇ
ｎｏｉｓｅ，ＨＳＩＭ
１
引言
当今社会电子技术的突飞猛进，使得如何
使各种电子产品在同一个工作场合下能够互不干扰，正常工
作变的越来越困难。这就是电
磁兼容性问题（ＥＭＣ）。纵观电磁兼容研究领域，国内对芯片级的电磁兼容性
问题的研
究尚在起步阶段。根据以往对系统级和ＰＣＢ板级的相关研究发现，电磁兼容问题很大一部分和器
件摆放位置、金属线长及走向等物理因素密切相关阻引。因此对芯片设计而言，合理的物理设计也对提高
芯
片电磁兼容性起着重要作用。
２
电磁
兼容各方面问题及防治措施
电磁兼容性问题实际上包含了两层含义：①限制电子设备对其
它设备所造成的干扰问题（Ｅｌｅｃｔｒｏｍａｇ—
ｎｅｔｉｃ
Ｉｎｔｅｒｆａｃｅ，ＥＭＩ）；②设备本身要有一定的抗干扰能力，即比较低的电磁敏感性（Ｅｌｅｃｔｒｏｍ
ａｇｎｅｔｉｃ
Ｓｕｓｃｅｐｔｉ—
ｂｉｌｉｔｙ，ＥＭＳ）。
图ｌ是一个简单的ＥＭＣ模型，可以看出主要包括以下三个部分：干扰源，耦合路径以及接收设
< br>备。因此要对这三个要素分别进行控制来提高芯片的电磁兼容性。
２．１
ＥＭＩ问题及防治措施
要研究芯片的电磁干扰问题，首先是要找到电磁噪
声的来源。根据安培定律，ｄｉ／ｄｔ≠０或ｄｕ／ｄｔ≠０时，
１９
< br>圈迥卜囤
＃“扛＃
《＆’％目￥十Ｉ
５＆ｋｑ
ｆＲｍ＊＊镕｝）
脾Ｅ＊＊《￥ｊ
ｆ＊∞￥Ｈ№≈《ｔ
Ｊ
圈】ＥＭＣ模■
变化的电场产生磁场，以传导耦合和电磁渡发射等形式向外传播，产生电磁噪声。随着芯片工作频率的不
断增加，器件翻转速率的加快，内部的高频时钟和高速辖＾输出的Ｊ０单元是产生电磁噪
声的重要来源，应当
引起足够豹关注；同时．由于器件的突然丌关，造成电源地网络的电
压不稳定也是引起噪声的一个很重要的
原因。
困此，在抑制干扰
源方面，我们给出了以下的处理措施：
（１）采取门控时钟甚至是异步时钟的方法．碱少
不必要的时钟翻转．减少电磁传播；文献［４］中介绍了
一种可以将同步电路转换战异步
电路的方法“Ｄｅ
ｓｙｎｅｈｗｎｉ＝ｔｉｏｎ”，实验证明能够显著降低噪声。
（２）在时钟树综台阶段，避免使用驱动能力过小或过大的缓冲器。驱动能力过小．信号变化缓
慢．干扰
窗口大，易受串扰影响；过丈则引起很强的电流过冲．电磁噪声也会变大。
（３）在不影响供电的情况下，尽量将ＶＤＤ和ＶＳＳ的１０成对靠近放置。如图２所示，当
一组ＶＤＤ和
ＶＳＳ距离较远时．ＶＤＤ和ｖｓｓ｝同向的电流产生了同向的磁场．叠加
后辐射增强。而采用平行放置的方法
（图３）．反向流动的电流产生了相互抵消的磁场，
从而碱小了电磁辐射。
回
固
禾
图２电Ⅸ地１０位置较ｔ
围３电＊地１０靠近＆２
（４）增加去耦电吝：增加供电电压的稳定性，醯小瞬时电压噪声，通过增加去耦电容来提高瞬时的电
源蓄能能力，具体方法在第３节中于以彳ｒ绍．
２．２耦合机制
耦舍机制指干扰源对受扰设备进行干扰的主要途径和片式。常见的耦台方式主要有电容耦台、电感
耦
合，阻抗耦合以及电磁渡耦合等。
电窖耦合：又称电场耦合或
静电耦台，它在受害屯路上产生一个与源屯路电压ｄＣｄｔ成比例的一个电
流。研究表明
．随着线宽的不断减小，线间距也不断减小，走线间的耦台电容急剧增加，在０
下一个节
点的线电窖有７０％是耦音电容。
电感耦台：指干扰电流产生的交壹磁场在信号电路上产
生个与源电路电拼ｃ
ｄ∥出成比例的个电压。
１３ｐａｎ
Ｔ艺条件
电客耦合引旋耦合电流，电感耦合引发耦台电压，这两者是串
扰产生的主要原闪。
阻抗耦合：１两个电拼ｉ回路之间共用一段导体时，由于一个回路ｆ
＝电流的｜变化会引起另外～条回路的
电流产生相应的变化。常见的是公共地阻抗耦台；
辐射耦台电磁场的辐射也会造成干扰耦舍，是一种无规则的干扰。这种干扰报容易通过电
源线传到
系统中去。当信号传输线较长时，它们能辐射干扰波和接收干扰渡，称为天线效
应。
了解了各种耦台机制后，我们就可以采取相应的措施来切断耦台路径，防止干扰。<
/p>
（１）对电磁ｆ扰大的区域进行隔离，防止干扰其它模块。，如对ＰＬＬ等模拟模块放置在
芯片的边角位
置，内部增加隔离环．井采用专用的『ｍｄ对其供电，减少与散字模块之问
的干扰。
２０
-
-
-
-
-
-
-
-
-
上一篇：东南大学硕士保送
下一篇：2017年微电子学院(系)硕士生复试结果